図1 ディープラーニングを用いた画像認識と今回提案したSSD
図1 ディープラーニングを用いた画像認識と今回提案したSSD
[画像のクリックで拡大表示]
図2 開発したValue-Aware Data Mapping(VADM)
図2 開発したValue-Aware Data Mapping(VADM)
[画像のクリックで拡大表示]
図3 開発したCritical Page Error Reduction(CPER)
図3 開発したCritical Page Error Reduction(CPER)
[画像のクリックで拡大表示]
図4 開発したAccelerated LDPC(A-LDPC)
図4 開発したAccelerated LDPC(A-LDPC)
[画像のクリックで拡大表示]
図5 開発したValue-Aware SSD
図5 開発したValue-Aware SSD
[画像のクリックで拡大表示]

 中央大学 理工学部 教授の竹内 健氏のグループは、ディープラーニング(深層学習)を用いた画像認識に最適なSSD(solid state drive)を開発した。このSSDでは、画像データの価値を判定し、重要なデータは高信頼のメモリーセル、重要性が低いデータは信頼性が低いメモリーセルに格納するように制御する。Value-Aware SSDと呼ぶ。

 データセンターなどでは、小型、高速、低電力のストレージとしてSSDが使われている。今後、リアルタイムのストリーム処理などでは、膨大なデータを、深層学習を使って学習、推論すると考えられ、SSDを使って深層学習を実行することが必要になる。

 今回、中央大学が開発した深層学習向けSSDでは、3つのメモリー制御技術を開発し、深層学習に耐え得るSSDの高信頼化、高速化と高い画像認識精度を実現することに成功した。図1は、深層学習を用いた画像認識と開発したSSDである。画像認識では、例えば、入力した(カメラ等で映された)画像の特徴ベクトルと、SSDに登録された膨大な人の画像の特徴ベクトルを比較することで、入力した画像が誰であるか認識する。

 図2は、今回中央大学が開発したメモリー制御技術の一つである(1)Value-Aware Data Mapping(VADM)の仕組みである。この研究では、データには価値があることを利用している。例えば32ビットの特徴ベクトルでは、上位ビットの価値が高く、下位ビットの価値は低いといったことがある。既存のTLC(triple-level cell)フラッシュメモリーでは、1つのメモリーセルに記憶する3ビットの信頼性が同様になるように制御していた。これに対して、今回の提案では、あえて高信頼のビット、中間の信頼性のビット、低い信頼性のビットと、信頼性の価値が異なるようにした。その上で、価値の高いデータは信頼性の高いメモリーセルに記憶し、価値の低いデータは信頼性の低いメモリーセルに記憶するように制御する。これにより、従来に比べて、メモリーのエラーが25倍あっても、高い認識精度などが可能になった。

 中央大学が開発した第2の技術が、(2)Critical Page Error Reduction(CPER)である(図3)。価値の高いデータを記憶するメモリーセルをさらに高信頼化するために、価値の高いデータを記憶するしきい値電圧の状態を、信頼性の低い状態を避けて記憶するように、入力するデータを変調する方式を開発した。これによって、(1)のVADMに比べて、さらにメモリーのエラーが19倍あっても、高精度の認識を可能にした。

 図4に、今回開発した第3の技術であるAccelerated LDPC(A-LDPC)を示す。読み出し中にメモリーセルのエラーを訂正する誤り訂正回路(ECC)の復号の繰り返し回数を5回に制限することで、読み出しを26%高速化できた。現状では、わずかに訂正されないエラーが残るが、画像認識の精度を悪化させることはないという。

 上記の3つの技術によって、画像認識においては従来のSSDに比べて12倍の10%のエラーがあっても高い精度の顔認識が可能になった(図5)。SSDの寿命(データ保持時間)も300倍にすることに成功した。加えて、メモリーのエラーの訂正にかかる時間を最小にすることで、読み出し時間を26%高速化した。この研究成果は、科学技術振興機構(JST)戦略的創造研究推進事業(CREST)「素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成」における研究課題「デジタルデータの長期保管を実現する高信頼メモリシステム」で得た。