東芝は、ナノサイズの薄膜多結晶シリコントランジスタ（以下、ナノTFT）において、電子の伝導を担うチャネル（電流経路）部の性能と結晶性の関係を可視化する評価技術を開発した。この技術はナノTFTの実用化に寄与し、現在のFinFETベースICのコスト低減につながることが期待される。
同社によれば、現在のFinFETベースのICでは高性能な回路を実現できるものの、高いコストが課題になっている。そのコストを低減する手法の1つとして、ナノTFTを使う3次元構造化を挙げられる。ただしナノTFTでは、単結晶上のFinFETにはない課題が知られている。多結晶シリコンの結晶性が不均一で、それによって電気特性（トランジスタの電流駆動力）が劣化してしまうことである。さらに悪いことに、これまで、結晶性と電気特性の関係を高い精度で把握することが困難だった。
今回、東芝は、ナノTFTのチャネル部における多結晶シリコンの結晶性をSTEM（走査型透過電子顕微鏡）を使って可視化する手法を開発した。この手法によって、結晶性と電気特性の関係を高い精度で把握できるようになるという。これで、どちらかというと場当たり的だったナノTFTの製造プロセスの改善（例えば、ばらつき抑制）が系統だって行えるようになり、ナノTFTの実用化に弾みが付くとする。
東芝が開発した手法では、次の手順で多結晶シリコンの結晶性を可視化する。第１に、テスト用ウエハー上に作成した多数（複数）のナノTFTから、ドレインのオン電流が高いものと、低いものを選ぶ。第2に、それらのナノTFTのチャネル部をFIB（Focused Ion Beam）装置を使って切り出す。第3に、STEMを使って結晶の電子回折パターンを2次元で撮影する。第4に、撮影した回析パターンの変化から結晶を解析して、グラフィカルに表示（可視化）する。第5に、結晶性と電気特性の関係を見る。
