米Cadence Design Systems社は、論理シミュレーターの新製品「Xcelium Parallel Simulator」を発表した(日本語ニュースリリース1)。同社の検証環境(ソリューション)「Verification Suite」の中核となるEDAツールである。

検証環境「Verification Suite」と今回発表の2つの新製品 Cadenceのスライド。
検証環境「Verification Suite」と今回発表の2つの新製品 Cadenceのスライド。
[画像のクリックで拡大表示]

 同社にとって、新製品は第3世代の論理シミュレーターになるという。第1世代はインタープリター方式で、Verilog-HDLに名を残す「Verilog-XL」。第2世代はコンパイル方式の「Incisive」。そして、今回のXcelium Parallel Simulatorである。その特徴は、2016年4月に買収したイスラエルRocketick Technologies社の技術を取り込んだこと(関連記事:Cadenceが論理シミュレーションを10倍高速化、買収したイスラエル社の技術で)。同技術を使って、シミュレーターが稼働するx86サーバーのMPUのマルチコアを活かした高速化を図った。

第3世代の論理シミュレーターに当たる「Xcelium Parallel Simulator」 Cadenceのスライド。
第3世代の論理シミュレーターに当たる「Xcelium Parallel Simulator」 Cadenceのスライド。
[画像のクリックで拡大表示]

 少々ややこしいが、Xcelium Parallel Simulatorには、Rocketick Technologies社の並列処理技術をフル活用するマルチコア版と、それをあまり使わないシングルコア版がある。シングルコア版は、第2世代のIncisiveよりも2倍の高速化を図ったとする。マルチコア版は、シングルコア版に対して、RTLの論理シミュレーションで3倍、ゲートレベルの論理シミュレーションで5倍、スキャンチェーンなどのDFT(Design for Testability)を施したゲートレベルの論理シミュレーションで10倍の高速化が期待できるという。

 マルチコア版は2~64コアのサーバーで並列処理の効果が得られるとしているが、上述の高速化倍率がいくつのコア数を想定したものかは明らかにしていない。日本ケイデンスデンス・デザイン・システムズ社によれば、すでに複数のユーザーがマルチコア版Xcelium Parallel Simulatorを導入/評価しており、その結果の平均的な数字だという。「日本でも評価したユーザーがいる。そのユーザーの評価事例では、10倍を超える高速化を確認した」(同社)とのことだった。新製品の価格やIncisiveからのアップグレードパスに関しては公式発表はない。