半導体の微細化（いわゆるMore Moore）の進展に陰りが見え、微細化以外の技術（More than Moore）に期待が寄せられるようになった。More than Mooreの1つとして、TSV（Through Silicon Via）を使った3次元実装ICがある。TSVベースの3次元実装をスーパーコンピューターのプロセッサーICに適用できるか、その検討に関連した講演があった。
この講演は「ANSYS Electronics Simulation Expo」（2015年10月23日に東京で開催）で行われた。登壇したのは富士通の汾陽 弘慎氏（アドバンストシステム開発本部 プロセッサ開発統括部 第二開発部）である（写真）。
同氏は、TSVベースの3次元ICを開発する際に重要なPI（Power Integrity）解析や熱解析が首尾よく行えるかどうかを検討し、その結果を発表した。検討には米ANSYS社の3つの解析用ソフトウエアツールを使った。「RedHawk-GPS」、「ANSYS RedHawk」、「ANSYS Sentinel-TI」である。
今回の検討の目的は4つあった。（1）レイアウト設計や論理設計前に電源ネットワークのPI解析が行えるか。（2）ソフトウエアツールを使って3次元ICを本当に解析できるか。（3）3次元ICのPI・熱解析フローを構築できるか。（4）スパコン用プロセッサーを3次元ICとして実現できるかである。
まず、（1）の「レイアウト設計や論理設計前に電源ネットワークのPI解析が行えるか」である。これにはRedHawk-GPSを使った。レイアウト設計データがない状態でも、このツールを使えば、電力エリアをGUIまたはスクリプトで定義できる。定義した電力エリア情報を使って、開発早期にPI解析を行える。フェースアップのダイ1個とTSVを使った実装モデルで検討した（図1）。
TSVが１辺にしかない実装と４辺にある実装を解析したところ、前者に比べて後者はIRドロップが85％小さいことを確認できた（図2）。またTSVの本数やピッチを変えたときに、IRドロップに差が出ることも確認可能だった。この結果、RedHawk-GPSを使った開発早期のPI解析でも、IRドロップの傾向を把握することが可能なことが分かった。
