ナノインプリントの工程
[画像のクリックで拡大表示]
ナノインプリントの型
[画像のクリックで拡大表示]
加工後のウエハー
パターンが見える
[画像のクリックで拡大表示]
キヤノンは、次世代の半導体製造プロセスであるナノインプリントを使い、線幅11nmで半導体を製造できることを確認したと、同社の技術展示会「Canon EXPO 2015 Tokyo」（2015年11月4～6日、東京国際フォーラム、事前登録制）で明らかにした。
ナノインプリントは、パターン加工した「型」でSi基板などに配線や素子を形成する技術である。露光による既存の製造プロセスでは、最小線幅が波長で決まり、十分な投資対効果で微細化を継続することが困難になっている。ナノインプリントには、露光による波長限界がない。キヤノンは、東芝とナノインプリント技術の実用化を進めて、微細化を継続しようとしている。今回、国内で初めてナノインプリントの型と加工済みウエハーを公開した。
キヤノンは、現在、20nm付近あるいは10nm台後半での量産を見据えた検証を進めており、2016年に複数台のナノインプリント装置を半導体メーカーに出荷する予定だ。一般には新世代の製造装置を導入してから量産を開始するまでに1～1年半ほどかかることから、早ければ2017年にもナノインプリントで量産した半導体が出荷されることになる。
