“最先端パッケージ”としてにわかに注目が高まっているFOWLP（ファンアウトWLP）。米Apple社がスマートフォン向けアプリケーションプロセッサー用パッケージに採用すると見られ、一気に普及するのではと期待を集めている。単なるパッケージの薄型化に留まらず、半導体実装技術の一大転換点になる可能性もある。
「米Apple社は次期iPhone向けアプリケーションプロセッサーのパッケージにFOWLPを採用する」─そんなうわさが、半導体パッケージ業界をにぎわしている。
FOWLP（Fan Out Wafer Level Package）は、半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作る「ウエハーレベルパッケージ」の一種だ。ウエハーレベルパッケージとして先に普及したWLCSP（Wafer Level Chip Scale Package）†がパッケージ面積と半導体チップ面積が同じであるのに対して、FOWLPはパッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げること（fan out）ができる。チップ面積と比べて端子数が多い用途でも採用できる。
†WLCSP＝Wafer Level Chip Scale Package。半導体ウエハーの状態で再配線層を形成、封止してから個片化するパッケージ。パッケージ面積とチップ面積が同じになるため、設置できる端子数に限度が生じる。現在は、数～60端子程度が一般的。最近では、FOWLPと区別するために「FIWLP（Fan In Wafer Level Package）」と呼ぶことも多い。
FOWLPの大きな特徴の1つは、半導体チップとパッケージ基板をはんだバンプでつないだ「フリップチップBGA」と比べて、薄型にできることである。FOWLPではパッケージ基板が不要になるからだ（図1）。Apple社が目を付けたのも薄型化を狙ったためと考えられる。
図1 “薄い”“速い”“安い”のFOWLPに注目集まる
従来のフリップチップBGAに置き換わる実装方式として、「FOWLP」が注目を集めている。大きな違いはパッケージ基板がないこと。代わりにチップの端子から配線を引き出す再配線層を半導体工程で作り、外部端子につなげる。パッケージ基板がないため、「パッケージが薄い」、「配線長が短く伝送が速い」、「パッケージ基板の分、コストが安い」といった特性を実現できそうだ。
[画像のクリックで拡大表示]
