電気・電子系技術者が備えている実力を客観的に把握するために開発された試験「E検定 ~電気・電子系技術検定試験~」(過去のサンプル問題や出題範囲などE検定の詳細はこちら、E検定の申し込みはこちら)。E検定で出題される問題例を紹介する本連載の問41は「半導体」の分野から、p型基板MOSキャパシタの過渡応答の問題である。MOSキャパシタのゲート電圧が負から正に変化した場合の過渡応答特性を知ることにより、MOSキャパシタ値が一定値となる現象を知ることができる。この問題は、3段階あるE検定の難易度のうち最も難しい「現場での問題解決に必要な知識」であるレベル3、正答率は33.0%である。


【問41】
下図(a)に示すようなp型基板に作製したMOSキャパシタにおいて、ゲート電圧Vgが負から正に変化した場合の過渡応答は(b)に示すような特性となる。ゲートに負の電圧Vgを印加すると、基板表面は蓄積状態になり酸化膜SiO2の厚さXOXにより定まるキャパシタ値COXとなる。

 時刻t=0で、反転層ができる十分な正の電圧を印加した直後のキャパシタは最小値Cdepとなり、その後徐々に増加して最終的には一定の値Cinvとなる。この現象を説明した文章のうち間違っているものはどれか。

[画像のクリックで拡大表示]
  •  Vg<0の領域は半導体表面に正孔が充満し電極の働きをしている状態である。
  •  Cdepは印加電圧の急激な変化に空乏層の生成が対応できず値が減少している状態である。
  •  時刻0からtinvの間は、空乏層中に生成再結合電子が徐々に集まっている状態である。
  •  Cinvは印加電圧に応じた最も高密度の電子層が基板表面に形成された状態である。