電気・電子系技術者が備えている実力を客観的に把握するために開発された試験「E検定 ~電気・電子系技術検定試験~」(過去のサンプル問題や出題範囲などE検定の詳細はこちら、E検定の申し込みはこちら)。E検定で出題される問題例を紹介する本連載の問38は前回に続いて「デジタル」の分野から、デジタル回路図から正しいVerilogHDL記述を解く問題である。

 近年のLSIやFPGAのデジタル設計では、Verilog-HDL言語やVHDL言語を用いた設計手法が主流だ。Verilog-HDL言語の基本的な回路記述や応用回路記述(if文/case文/for文)を理解することで、ハードウェア言語によるデジタル回路設計を身に付けることができる。この問題は、3段階あるE検定の難易度のうち中間の「概念の応用能力」であるレベル2、正答率は36.8%である。


【問38】
図の回路例をVerilog-HDL言語で記述したものはどれか。図中のMUXは2to1セレクタである。

[画像のクリックで拡大表示]