最先端のDSPやFPGA、マイクロプロセッサーなどのデジタルICでは、電源電圧の低下と消費電流の増大が同時に進んでいる。こうした動きに伴って、電源(DC-DCコンバーター)回路を構成するPWM(Pulse Width Modulation)制御ICの選択が以前にも増して難しくなってきた。

 いまや電源電圧は、1V未満が当たり前の時代である。その一方で、中間バス電圧は従来と同じ、もしくは高まる傾向にある。またスイッチング周波数は、外付けインダクターとコンデンサーを小型化するために上昇する一方だ。従来は500kHzが一般的だったが、最近では1MHzに達している。
 中間バス電圧が高いうえに、出力電圧が低いアプリケーションでは、これまで2つの電圧変換方法が使われてきた。1つは、電源モジュールを使う方法。もう1つは、2つのDC-DCコンバーターを使って2段階で降圧する方法である。この2つの方法にはそれぞれ欠点がある。前者の欠点は、システムコストが増大すること。後者は、実装面積が増大し、回路の複雑さが高まることである。

 本稿では、この2つが抱える欠点を解決する方法を紹介する。短オン時間のPOL(point of load)コンバーターを使って1回で電圧を変換する方法である。具体的には、アダプティブスロープ補正機能を備えるバレー(谷)電流モード(VCM:Valley Current Mode)制御方式を採用した60V入力対応のPWM制御ICを使う。このICを使えば、広い入力/出力電圧範囲にわたって安定した制御が実現できるとともに、極めて低いデューティー比でも動作するため、48V入力を1V出力に直接降圧できる。以下で、詳細を説明する。

PWM信号のパルス幅をより短く

 降圧(Buck)型DC-DCコンバーターは、最もポピュラーな電源回路である。降圧型DC-DCコンバーターに向けたPWM制御ICの次世代品では、非常に低いデューティー比でも安定動作と高効率動作を実現することが求められている。降圧型DC-DCコンバーター回路を構成するフィードバックループの制御方式としては、電流モードが使われるケースが多い(図1)。この方式には、電圧モード制御方式に比べると多くのメリットがある。その半面、低いデューティー比には対応できないといった制約も存在する。

図1 電流モード制御方式のアーキテクチャー
図1 電流モード制御方式のアーキテクチャー
[画像のクリックで拡大表示]

 現在、通信機器や産業機器では、多段階で電圧変換しながら、高い入力電圧を低い出力電圧に変換してデジタルICに供給している。低い出力電圧に変換するPOLコンバーターの入力電圧(電源レール)は、かつては3.3Vが一般的だった。それが5Vや12Vへと上昇している。いまや12Vの電源レールが一般的で、3.3Vは少数派である。

 電源レールの電圧が上昇している背景には、デジタルICでの電力需要の増大がある。低い電圧で電力を分配すると電流が大きくなり、配線の抵抗による電力消費(I2R)が増えてしまう。電圧を高くすれば、電力消費を抑えられる。最近では、電源レールの電圧をさらに高めるトレンドがある。例えば、産業機器では24~42V、通信機器では48Vが使われている。入力電圧が高まれば、その分だけ、POLコンバーターに必要なPWM信号のパルス幅を短くする必要がある。

 PWM信号のパルス幅を短くしなければならないもう1つの理由は、スイッチング周波数の高周波化である。高周波化すれば、外付けのインダクターやコンデンサーに小型品が使えるようになり、電源回路を小さくできるからだ。つまり、電力密度を高められる。現在、スイッチング周波数は1MHzが一般的である。ただし、車載用インフォテインメント機器では、AMラジオへの電波干渉を防ぐため、スイッチング周波数を1.8MHz以上に設定する。例えば、スイッチング周波数が1MHzの場合、12V入力を1V出力に変換するには、PWM信号のパルス幅は83nsに狭める必要がある。