米Intel社は、3次元実装DRAMの「HBM2（High Bandwidth Memory 2）」を2.5次元混載するFPGA「Stratix 10 MX」の出荷を開始した（ニュースリリース）。14nm FinFETプロセスで作るFPGA「Stratix 10」の派生製品で（関連記事1）、高性能コンピューティング、データセンター、NFV（Network Functions Virtualization）、放送などのアプリケーションにおけるアクセラレーター用途に向ける。
HBM2は、複数（最大8）のDRAMダイを縦積みしたスタックで、ダイ間はTSV（Thorough Silicon Via）で接続する。このHBM2スタックと、FPGAファブリックのダイ、高速トランシーバーのダイを1つの基板に2.5次元実装したSiP（System in Pacakge）が新製品のStratix 10 MXである。2.5次元実装技術には、同社の「EMIB：Embedded Multi-die Interconnect Bridge」を使う（関連記事2、関連記事3、関連記事4）。
この構造を採った最大の利点は、FPGAファブリック（すなわちロジック回路）とHBM2スタック（ワーキングメモリー）間の広帯域化である1つのHBM2スタックとFPGAファブリックダイ間の帯域は最大256Gバイト/秒。SiP全体（すなわち、Stratix 10 MX製品）では、最大512Gバイト/秒の帯域を確保できる。Intelによれば、DDR4型DRAMチップをワーキングメモリーとして使った場合の帯域は最大21Gバイト/秒程度であり、今回のSiP構造で得られる帯域は10倍以上と説明している。
こうした広帯域は、「Apache Kafka」や「Apache Spark Streaming」といったストリーミング・データ・パイプラインを利用した高性能データ解析に威力を発揮するとIntelは言う。「Stratix 10 MXを使えば、データの読み書き、データの暗号化/復号化をリアルタイムに同時に実行できる。しかも、ホストCPUに負荷を掛けない」（同社）。
