• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計ニュース・トレンド解説 > Intel傘下で可能になったこと、"元Altera"に聞く

ニュース・トレンド解説

Intel傘下で可能になったこと、"元Altera"に聞く

  • 小島 郁太郎
  • 2017/10/16 10:00
  • 1/3ページ

 「インテル FPGA テクノロジー・デイ(IFTD) 2017」(2017年10月11日に東京で開催)の基調講演などのために来日した、IntelのRina Raman氏(Programmable Solutions Group, Vice President & General Manager, Customer Experience Group)に話を聞いた。Intel傘下入りの効果や、今後の方向性、新製品の出荷時期などを語った。

Rina Raman氏。日経テクノロジーオンラインが撮影。

 最初にIntel傘下入りの効果。旧Altera社は、Intel傘下で1つのまとまり、すなわちProgrammable Solutions Group(PSG)として事業を進めている。傘下入りにはメリットもデメリットもあろうが、同氏が説明したメリットで印象的だったのは、ソリューションを具体的に見せたり提供できるようになったことである。

「インテル アクセラレーション・スタック(インテル Xeon CPU & FPGA対応)」。Intelのスライド。
[画像のクリックで拡大表示]

 FPGAはMPUやMCUなど汎用的なコンピューティングICと一緒に使われることが多い。ただし、Intel傘下入りの前は、他社のコンピューティングICと一緒にした姿(ソリューション)を見せることには限界があったという。そうした限界がなくなり、今回のIFTDで見せたのが「インテル アクセラレーション・スタック(インテル Xeon CPU & FPGA対応)」というソリューション。複数の階層からなり、FPGAをXeonのアクセラレーターとして利用する際のさまざまなツールや部品が用意されていることを示す。Intel傘下入り前だったら、一番下の層(FPGAチップやFPGAボード)がほとんどで、それより上の層は具体的には示しにくかった。

CPU(MPU)とFPGAの連携の仕組みを提供。Intelのスライド。
[画像のクリックで拡大表示]

 このソリューションの下から2層目には、MPU(CPU)からFPGAをアクセスするためのAPIとして「OPAE:Open Programmable Acceleration Engine」や、OPAEとやりとりするFPGA側のインターフェース回路「FIM:FPGA Interface Manager」(FPGAファブリックに実装される)がある(上の図参照)。これらや、ソリューションの最上位層の「ラックレベルのソリューション」に含まれる「オーケストレーション・ソフトウエア(FPGA対応)」を利用することで、CPU-FPGA間の詳細なやり取りを気にせずに、アクセラレーション(FPGAにオフロード)したい処理(下の図では、右上のIP群)をFPGAに実装することが可能になるという。

高速化対象の処理(IP)を容易にFPGAに実装可能。Intelのスライド。
[画像のクリックで拡大表示]

 また、一番下の層でも、傘下入りの効果があった。例えば、今回のIFTDで「本邦初公開」だったFPGAカードの「インテル プログラマブル・アクセラレーション・カード(PAC)」。Intel初の"純正"のFPGAボード(PCI Express接続)で、台湾TSMCの20nmプロセスで作る「Arria 10 GX」(関連記事1)を搭載している。

「インテル プログラマブル・アクセラレーション・カード(PAC)」の概要。Intelのスライド。
[画像のクリックで拡大表示]
PACは小型で、ロープロファイルのPCI Expressスロットに収まる。日経テクノロジーオンラインが撮影。
[画像のクリックで拡大表示]

 市場にFPGAボードは多数あるが、純正ならでのメリットとしてIntelは、Xeonとの相互接続性がしっかりと検証されていたり、Xeonと同じレベルで信頼性が保証されていたり、MPUと同じメーカーから調達できたりといった点を挙げた。可用性が重要なデーターセンター用途では、重要なポイントと言える。

おすすめ

あなたにおすすめ