英Imagination Technologies社は、ニューラルネットワーク処理専用回路(アクセラレーター)IPコア「PowerVR Series2NX Neural Network Accelerator」(以下、2NX NNA)を発表した(ニュースリリース1)。スマートフォン向けSoCにおいて推論処理を担うことを狙っており、最初にサポートするOSは「Android」とする。

左はDavid Harold氏(Vice President、Marketing Communications)、右がChris Longstaff氏(Senior Director of Product & Technology Marketing Power VR Multimedia)。日経テクノロジーオンラインが撮影。
左はDavid Harold氏(Vice President、Marketing Communications)、右がChris Longstaff氏(Senior Director of Product & Technology Marketing Power VR Multimedia)。日経テクノロジーオンラインが撮影。
[画像のクリックで拡大表示]

 新製品は、GPUコアやCPUコアとは基本的に独立して動作するため、同社の製品以外のCPUコアやGPUコアを集積したSoCにおいても、ニューラルネットワーク処理アクセラレーターとして利用できる。同社のChris Longstaff氏(Senior Director of Product & Technology Marketing Power VR Multimedia)によれば、競合品や既存の手法(GPUコアやDSPコアを使う手法)に比べて、性能面や柔軟性の面で優位だとする。

他のコンピューティング手法よりも高性能。Imaginationのスライド。
他のコンピューティング手法よりも高性能。Imaginationのスライド。
[画像のクリックで拡大表示]

 例えば性能面では、mW当たりの推論数やmm2当たりの推論数が同じようなIPコアの中で最も大きいとする。また、DSPコアだけのソリューションに比べて8倍の性能密度があり、毎秒当たりの推論数は業界最大だとした。

2NX NNAの特徴と機能ブロック図。Imaginationのスライド。
2NX NNAの特徴と機能ブロック図。Imaginationのスライド。
[画像のクリックで拡大表示]

 一方、柔軟性に関しては、対応可能な重みとデータのビット深さが共に16、12、10、8、7、6、5、4から選べ、さらにニューラルネットの層ごとにどちらのビット深さも設定できる。なお、対応可能な重みとデータのビット深さとは別に、ニューラルネット内部の精度を決められる。また、2NX NNAコア内部の演算性能は、1コア当たり、128~1024の16ビットMACs/クロックや、256~2048の8ビットMACs/クロックから選べる。マルチコア構成を採ることで、さらに高性能な処理を行えるという。