• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計ニュース・トレンド解説 > 東芝、Cadenceの新論理合成ツールでASICをテープアウト

ニュース・トレンド解説

東芝、Cadenceの新論理合成ツールでASICをテープアウト

  • 小島 郁太郎
  • 2017/07/24 11:54
  • 1/2ページ

 米Cadence Design Systems社の発表によると(日本語ニュースリリース)、東芝デバイス&ストレージ(以下、東芝)はCadenceの論理/物理合成ツール「Cadence Genus Synthesis Solution」(以下、Genus)を使って、ASIC製品の設計を完了した(テープアウトした)。Genusは、論理合成ツール「Encounter RTL Compiler」の後継製品としてCadenceが2015年6月に発表している(関連記事1)。

 1年ほど前のプライベートイベント「CDNLive Japan 2016」(日本ケイデンス・デザイン・システムズ社とイノテックが2016年7月15日に横浜で開催)で、東芝はGenusの評価結果を発表し、その際にGenusの論理合成機能の運用を始めたことを明らかにした(関連記事2)。今回のCadence社からの発表は、東芝で1年前に運用を始めたGenusがASICの製品設計に適用され、その設計が完了したことを意味している。

おすすめ