試作チップ（写真：ローム）
[画像のクリックで拡大表示]
今回開発したデジタルPLLの技術は、BLEだけでなく、他の無線技術にも今後、展開していくという（図：ローム）
[画像のクリックで拡大表示]
アナログPLL回路（上）と今回のデジタルPLL回路（下）の概略（図：ローム）
[画像のクリックで拡大表示]
ロームとベルギーimec、オランダHolst Centreの研究グループは、消費電力が673μWと小さいデジタルPLL（ADPLL：All Digital Phase-locked Loop）を開発し、「ISSCC 2017」で発表した（講演番号：24.7）。2.4GHz帯、例えばBluetooth Low Energy（BLE）のRF回路での利用を想定する。ロームグループのラピスセミコンダクターが手掛けているような、BLE通信ICに適用した場合、「おそらく消費電力を約2/3にできる」（ローム）という。電力削減の結果、例えば同ICを搭載したIoTセンサー端末を、「乾電池駆動からボタン電池駆動にできる」（ローム）とみる。今回開発したデジタルPLLの技術は、BLEだけでなく、他の無線技術にも今後、展開していく考えである。
PLL回路では、基準信号と位相を同期させた信号を、フィードバック制御によって発振回路から出力する。フィードバック経路に分周回路を配置し、周波数を逓倍する。一般的なアナログPLL回路は、位相比較器（Phase Detector）とループフィルター、VCO（Voltage Controlled Oscillator）、分周器（Divider）で構成する。分周器を通じてフィードバックしたVCOの出力信号と、基準信号を位相比較器に入力して位相を比較する。
今回のデジタルPLLでは、VCOの代わりにDCO（Digital Controlled Oscillator）を、位相比較器の代わりにTDC（Time to Digital Converter）、分周器の代わりに「Snapshot（スナップショット）」回路を用いる。
