• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスISSCC 2017 > 東芝WD連合とSamsungが競う、メモリーの注目講演

ISSCC 2017

東芝WD連合とSamsungが競う、メモリーの注目講演

  • 白武慎一郎=ISSCC 2017プログラム委員
  • 2017/02/10 00:05
  • 1/4ページ

 ISSCC 2017のメモリー分野では、不揮発メモリーで、64層プロセスを使った3次元(3D)NANDで512Gビットチップを2社が発表したり、初のギガビット級STT-MRAMが登場して大きな注目を集めた。SRAMは昨年の10nmから微細化が進み、7nm FinFET用いたチップがこれも2社から発表された。DRAMではGDDR5XやLPDDR4Xなど高速インターフェースに関する発表が参加者の関心を集めた。

 メモリー分野では、全17論文中アジアからが13件、北米からが3件、欧州からが1件だった。セッション構成は不揮発とSRAMが各0.5セッション、DRAM、MRAMおよびDRAMインターフェースで1セッションの計2セッションである。

 ハーフセッションのSession 11「Non-Volatile Memory Solutions」では4件の発表があり、うち2件は3Dフラッシュメモリー。残り2件は、混載NOR、および10nmロジックプロセスのOTP(One Time Program)メモリーだった。このセッションは260人余りの聴衆を集めた。特に注目されたのは、米Western Digital社と東芝連合の「BiCS」(講演番号 11.1)と、韓国Samsung Electronics社の「V-NAND」(講演番号 11.4)の競演で、奇しくも3次元64層プロセス、512Gビット、3ビット/セル(TLC)とほぼ同じ構成での発表となった。

 両社とも3次元化あるいは多値化によるアクセス速度の劣化を補償する高速化技術についてそれぞれ紹介した。Western Digital東芝連合はシールデッドビット線構造により活性化ビットを半数に抑制する代わりに、読み出しスループットを20%向上できるとした。一方、Samsungは3値データの1値分のページデータを転送した時点でプログラムを開始することで、書き込み性能を向上させるる方式を提案した。

おすすめ