Mooreの法則が終焉を迎えつつあるものの、汎用プロセッサーに対する高性能化・高電力効率化に対する要求は留まることはない。例えば、データセンターでは高性能サーバの負荷低減が望まれ、IoT技術の産業化のためにはエッジノードのインテリジェント化と低電力化が欠かせない。また、AI実用化に向けては、ディープラーニング技術の研究開発が、企業や大学で活発に行われている。

 ISSCC(International Solid-State Circuits Conference)2017の「デジタルアーキテクチャー&システム」分野では、汎用プロセッサーのセッション(セッション3)とディープラーニングプロセッサー/SoCのセッション(セッション14)が設けられた。

高性能プロセッサーの発表に500人を超える聴講者

 このうち、セッション3「Digital Processors」では、高性能プロセッサーに関する3件の発表があり、500人を超える聴講者が詰めかけ、質疑も活発に行われた。高性能プロセッサーにおけるクロック供給、電力、発熱に対する制約はあらゆる用途で益々厳しくなっており、TDP(熱設計電力)制約の下で高性能プロセッサーを実現する設計技術は、前回のISSCC 2016と同様に今年も注目の的だった。

 米IBM社は、「POWER9」について発表した(論文番号3.1)。14nm FinFET SOIプロセスを用いて製造する。4つのプロセッサーコアからなる「Quad」と呼ぶユニットを6個搭載し、24コア/4スレッドあるいは12コア/8スレッドの構成を採ることができる。Quadへのクロック供給では動的スキュー調整が可能で、7つの同期クロックメッシュ構造を採る。

 Quadごとに内部電圧レギュレーター「iVRM」を備えており、各コアごとにパワーゲーティングできる。また、各コアは4つのセクターに分かれており、各セクターごとに電圧センスを行うマルチセクター・マルチセンスiVRトポロジーを採る。電圧勾配は20mV、平均誤差は11mVに改善しているという。外部インターフェースはソケット内SMP用、CAPI(Coherent Accelerator Processor Interface)2.0、OpenCAPI 3.0、NVLink 2.0、PCI Express Gen4、およびDDR4を備えており、オフ・チップ・データ・バンド幅は最大で12.9Tビット/秒に達する。

 米Advanced Micro Devices社は、次世代プロセッサーである「Zen」について発表した(論文番号3.2)。14nm LPP FinFETプロセスを用いている。4コア/8スレッド構成で、動作周波数は3.4GHz以上、L2、L3キャッシュを含む面積は44mm2である。MIMキャパシタースタックにより電圧ドループを緩和している。

 1300以上のクリティカル・パス・モニター、48の電源モニター、20の温度センサー、9の高速電圧ドループ検出器といった様々なセンサー回路を搭載した。また、デュアル・ループ・デジタルLDOを搭載し、470MHzのクロック周波数で電源電圧をモニターする。前世代のプロセッサーと比較して、IPC(Inter-Process Communication)を40%以上、スイッチング容量を15%以上改善しているという。