――この先の動向、今後のニーズに対応するために必要なことは。

　信号の伝送速度は10Gビット/秒を超え、高周波固有の信号の減衰はより顕著になっています。LSIからの引き出し部、線長調整のためのミアンダ配線、ビアや部品の実装パッドなどの微小な配線経路上のインピーダンス不連続さえも無視できなくなってきます。

　一方、電源電圧は1.0Vを下回り、電源電圧の揺れに対する許容度がますます厳しくなっています。また、I/Oバッファー（入出力バッファー）の同時動作によって、信号波形にひずみが生じる同時スイッチングノイズの影響が顕著になり、アナログ電源やPLL電源のようなノイズ感度が高い電源へのノイズ伝搬に起因する問題も発生しています。さらに、同一製品にWi-Fi、GPS、3Gなどの受信アンテナとLSIやモーターからのノイズ源が同居することから、自己干渉による受信感度の低下なども問題になってきています。

　こうしたトラブルは、製品として出来上がった後に解決しようとすると、かなり時間を必要としてしまいます。一方、製品として早い段階から検討に入り、さらに試作を行わないでいきなり量産設計に入るニーズも増えています。そこで、設計上流から解析技術を用いたノイズ設計（フロントローディングノイズ設計）を用いることで、試作回数の低減や対策期間の短縮を図ることが期待されるようになってきました。

　こういった課題を適切に解決するためには、SI（Siginal Integrity）、PI（Power Integrity）、EMC（Electro-Magnetic Compatibility）の3つが包含した技術を必要とします。

――前回のセミナー（2015年2月開催）にはなかった、新たに加わる内容があれば、教えてください。

　今回は、SDI規格、PCI-Express、DDR4など具体的なインターフェース規格に関する説明を追加する予定です。SI/PI/EMCの3つの技術とそれらの関係性が理解できるセミナー構成にしているのは、前回と同様です。

――今回、特に力点を置いて説明するポイントは。

　これまで、当社では数多くのノイズ関連のトラブルの案件を対応してきました。その中で、ノイズ対策に苦慮されている数多くのエンジニアの方とお話しさせていただく機会も得ました。

　それらの経験を生かし、実務に直結した分かりやすい説明を心がけます。本セミナーの受講者の方々のお役に立つために、話せる範囲で実際のノイズ対策で培った経験も交えながら説明します。こうした解説から、ノイズ対策の基礎知識を習得していただければ、より価値のあるものになると思います。

　難解な数式はできるだけ使わず、直観的に理解できるように工夫すると共に、付随した解析結果を数多く紹介します。さらに、SI/PI/EMCの相互の関係性を説明することで、ノイズ対策の全体像が把握できるように工夫します。