――高度化が止まらないCMOSアナログ回路ですが、この先の動向、今後のニーズに対応するために必要なことは。

 IoT市場で要求される製品には、高周波回路、アナログ・デジタル混載、パワーマネージメントなどに使われるCMOSアナログ回路技術の、より一層の高度化が要求されます。ここで重要なことは、個々の回路技術の高度化の他に、製品全体としてのシステムを最適設計し、コストパフォーマンスをよく考慮し、顧客のニーズに合わせてタイミング良く市場に製品を出していくことです。

 市場が急速に拡大していく場合、顧客あるいは市場からの仕様変更が頻繁になることがあります。例えば、アナログ・デジタル混載の場合、どこまでの回路機能を1チップ内に収めるかを、製品のライフサイクルを考慮して決める必要があります。仕様変更が頻繁になる回路機能部分を別チップにする、あるいは1チップでも簡単に仕様変更できるように素子構造も含めて回路設計する(この場合、ウエハー製造コストが上昇する可能性があります)ことが必要です。

 さらに、製品のテスト方法でも、どのテスト機能を1チップ内に収めるか(BIST(Built-In Self-Test)またはBOST(Built-Out Self-Test))も含めて製品全体としてのシステムの最適化を図り、コストパフォーマンスを良くしていく必要があります。従って、このような市場の製品に対応するには、製品テストまで含めた製品全体としてのシステムを最適構築でき、コスト感覚のある高度なCMOSアナログ回路設計技術者を育てる必要があります。

――前回のセミナー(2016年1月開催)にはなかった、新たに加わる内容があれば、教えてください。

 オペアンプ回路設計のための具体的な計算事例を追加しました。これにより、オペアンプ回路設計手順を概念だけではなく、より実践的に理解できます。また、MOSFETの小信号等価回路に高周波領域も含めました。これにより、低周波から高周波領域までの小信号等価回路の全体を理解できます。

――今回、特に力点を置いて説明するポイントは。

 (a)CMOSアナログ回路の基本増幅回路の等価回路、(b)オペアンプの動作原理と実践的な回路設計手順について、力点を置いて解説する予定です。また、(c)素子マッチングのためのレイアウトについて概説し、要点を説明する予定です。

 理由ですが、(a)については、アナログ回路の増幅回路は基本増幅回路単体あるいはその組み合わせから成り立っており、この基本増幅回路を理解することで、一見複雑そうな増幅回路でもその動作を理解できるようになるからです。

 (b)については、オペアンプはアナログ回路のさまざまな場面(フィルター、スイッチング電源制御、Δ-Σ変調器など)で使われ、アナログ回路の基本であるからです。これは、基本的に増幅器であるオペアンプに周辺回路を少し付加すると、オペアンプはさまざまな機能(加算、減算、微分、積分など)を持つアナログ回路に変わるからです。

 (c)については、良いアナログ回路設計をするには、単に回路設計の最適化だけではなく、素子のマッチングを向上させるようにレイアウトする必要があるからです。これがアナログ特性の良しあし、すなわち差異化につながります。

――今回のセミナーを受講することで、受講者はどのようなスキルを身に付けたりできるか、ご紹介ください。

 CMOSアナログ回路で最も重要な、オペアンプの基礎と応用を実践的な観点から習得できます。これにより、さまざまなCMOSアナログ回路の応用へと展開できます。

――今回のセミナーは、どのような方々に参加いただきたいですか?

 CMOSアナログ回路設計にかかわる業務に従事している方で比較的経験の浅い方、またある程度経験の長い方でも改めてCMOSアナログ回路の基礎あるいは動作原理を見直したい方に参加していただきたいです。