サイクリック方式を採用
サイクリック方式の利害得失を、ほかの変換方式と比較しながら説明しよう。CMOSイメージセンサーのA-D変換方式には、さまざまな選択肢がある。例えばシングルスロープ方式、逐次比較（SAR）方式、ΔΣ変調方式などだ。この中でサイクリック方式の最大のライバルに位置付けられているのがシングルスロープ方式である。さまざまな半導体メーカーがすでにCMOSイメージセンサーに採用している。
この方式には一長一短がある。長所は、比較器とカウンターだけで構成できるため、回路がシンプルなことだ。多くのA-D変換回路を作り込む必要があるカラム型に向く。短所は、動作速度が比較的遅いことである。このため、240fpsと高いフレームレートに対応した12ビットA-D変換回路の実現は難しい。
一方のサイクリック型は、比較動作や増幅動作、フィードバック動作を1つのサイクルに実行するもので、サイクルごとに1ビットのデジタル信号を生成する（図2）。つまり、N回のサイクルでNビットの変換が可能なため、高速で高分解能のA-D変換回路に向く。しかし、カラム型に適用する場合は、相関2重サンプリング（CDS）回路用も含めて3個のアンプが必要になり、消費電力や回路面積が大きくなるという課題があった。
図2 サイクリック型A-D変換回路の基本構成
アンプや比較器、D-A変換回路などで構成する。アナログ入力信号の電圧と基準電圧を比較し、入力信号の電圧の方が高い場合は「1」を出力し、その電圧から基準電圧を差し引いた値を2倍に増幅して、フィードバックを掛ける。逆に、アナログ信号の電圧の方が低い場合は「0」を出力して、電圧そのものを2倍に増幅してフィードバックする。フィードバックされた電圧値は再度、基準電圧と比較してデジタル信号を生成する。この動作を繰り返すことで、多分解能のA-D変換回路を実現する。
[画像のクリックで拡大表示]
川人氏は、この問題を回路工夫で解決した。具体的には、3個のアンプのうち2個をキャパシターに置き換える工夫だ。比較などの各動作において、残った1個のアンプと2個のキャパシターをシェアしながら活用することで、2個のアンプを省くことに成功した。こうして、高速化と小面積/低消費電力化を両立させた。
