「スーパーハイビジョン(SHK)」と呼ばれる8Kテレビ放送。日本では2018年に実用放送が始まる予定だ。それに向けて、要素技術の開発が着実に進んでいる。テレビカメラの心臓部に当たるCMOSイメージセンサーの開発もその1つである。

 例えば、静岡大学 電子工学研究所の教授である川人祥二氏注1)は、「ISSCC 2012」などで8Kテレビ放送対応のCMOSイメージセンサーを発表してきた。画素数は7680×4320(3300万画素)で、フレームレートは120フレーム/秒(fps)、消費電力は2.67Wである。この成果でも、性能的には十分に実用レベルに達している。しかし「テレビカメラでは、小型化、高感度化、高フレームレート化に対応する要求が根強い。それに対応する必要がある」(同氏)という。

注1) 川人祥二氏は、CMOSイメージセンサーの設計/開発を手がけるベンチャー企業であるブルックマンテクノロジの代表取締役会長も兼務している。

3300万画素で240fps

 こうした高い要求に応えるために、川人氏は高性能化と低消費電力化を同時に達成した3300万画素のCMOSイメージセンサーを開発し、「ISSCC 2016」で発表した1)。特筆すべき性能は3つある。1つはフレームレートが240fpsと高いこと。2つめは、消費電力が3.0Wと低いこと。テレビカメラの小型化に貢献する。3つめは、雑音が4.5eと低いことであり、感度を高められる。

 これらの高い性能を達成できた理由は、「新たな12ビットA-D変換回路を開発した点にある」(同氏)。CMOSイメージセンサーでは、搭載したフォトダイオードで光信号を電荷に変換して蓄積しておく。A-D変換回路は、この電荷をデジタル信号に変換して出力する役割を果たす。

 開発したCMOSイメージセンサーは、フォトダイオードで構成した画素アレーを作り込んだ裏面照射型センサーウエハーと、A-D変換回路などを作り込んだASICウエハーを別々に作成しておき、それらをフェース・ツー・フェースで貼り合わせる(図1)。Si(シリコン)貫通電極(TSV:Through Silicon Via)は使わない。配線層を利用して、各信号線を接続した。

図1 開発したCMOSイメージセンサーの構成
図1 開発したCMOSイメージセンサーの構成
7728×4368の画素アレーを作り込んだセンサーウエハーと、相関2重サンプリング回路やA-D変換回路(CDS/ADCアレー)を作り込んだASICウエハーを貼り合わせて製造した。CDS/ADCアレーは1932×4=7728個集積した。画素寸法は1.1μm×1.1μmである。
[画像のクリックで拡大表示]

 A-D変換回路は、画素アレーの真下に位置するASICウエハーに集積した。いわゆるカラム(列並列)型だ。このタイプは、数多くのA-D変換回路を集積し、同時動作させることで高速処理を可能にする。開発したCMOSイメージセンサーでは、1932×4=7728個ものA-D変換回路を作り込んだ。

 ただし、カラム型自体は一般的な技術である。特に目新しいものではない。ポイントは、1つ1つのA-D変換回路の方式にある。今回採用したのはサイクリック方式だ。