FPGAやASICなどのデジタルICでは、低電圧大電流化が急ピッチで進んでいる。処理性能の向上を実現しつつ、消費電力を低減することが目的だ。しかし、低電圧大電流化にはデメリットがある。それは、電源配線での電力損失が大きくなってしまうことだ。電力損失はRI2で求まる。電流（I）が増えれば、電力損失はその2乗で増える。
一般にデジタルICには、「POL（Point of Load）コンバーター」で電力を供給する。これは小型の降圧型DC-DCコンバーターである。デジタルICの近くまで12V程度の中間バスを使って少ない電流で配電し、POLコンバーターで1V程度の低い電圧に変換して大電流を供給する。このPOLコンバーターとデジタルICの距離が短ければ、配線による電力損失はあまり大きくならない。しかし、低電圧大電流化が進展したことで、両者の距離を「もっと近づけたい」という声が上がっている。
GaN用ゲートドライバー開発
いかにしてPOLコンバーターを小型化するのか。九州工業大学の大学院 工学研究院 電気電子工学研究系 教授の松本聡氏と、同大学 大学院 生命体工学研究科 生体機能応用工学専攻 准教授の安部征哉氏は、「PowerSoC（Power Supply on Chip）」で課題解決に挑戦する。
PowerSoCとは、電源制御ICやスイッチング素子、ダイオード、インダクター、コンデンサーなどを小型パッケージに収めたもの。DC-DCコンバーターを小型化する常套手段としては、スイッチング周波数を高める方法が知られている。高周波化すれば、インダクターとコンデンサーの受動部品を小さくできる。ただし単純に高周波化すると、スイッチング素子の損失が増大し、発熱量が増えてしまう。このため、Siパワーデバイスを使うDC-DCコンバーターでは、6MHz程度で頭打ちになっているのが実情だ。
しかし最近になって、この状況を打破する技術が登場している。GaNパワーデバイスである。GaNはSiに比べると材料特性が高く、高速動作が可能だ。開発レベルだが、30MHz動作や100MHz動作といった成果が出始めている。しかし、松本氏は「これらの開発成果ではゲートドライバーに課題がある。駆動電圧が低いため特殊なGaNパワーデバイスしか使えなかったり、SOS（Silicon on Sapphire）基板を使うためコストが高くなったりする問題を抱えていた」と指摘する。
そこで同氏らは、一般的なSi基板を使って、30MHz駆動が可能なゲートドライバーI Cを開発した（図1）1)。0.35μmルールのCMOS技術で製造しており、製造コストは低い。駆動電圧は5Vに設定したので、一般的なGaNパワーデバイスが使える。実際に、30MHzで駆動した降圧型DC-DCコンバーターにおいて、85％の効率が得られることを確認済みだ。GaNパワーデバイスは、米Efficient Power Conversion社が市販している「EPC8002」を、インダクターには空芯タイプを使った。
