DFT（design for testability）は，日本語では「テスト容易化設計」と言われる。LSIをテストしやすくする（LSIのテスタビリティを高める）ために，回路内に付加回路を作り込んでおくテスト技術のことを言う。
テスタビリティ（テストのしやすさ）は，「可制御性」と「可観測性」という二つの尺度で表されることが多い。このうち「可制御性」は，テスト対象回路の内部状態が外部端子からどの程度容易にコントロールできるかを表す尺度である。一方，「可観測性」は，テスト対象回路の内部状態がどの程度容易に外部端子で観測できるか表す尺度となっている。DFTはLSIにテスト用の回路を付加することにより，これらの尺度を改善し，回路のテストを容易にする。
構造テストが主流に
LSIの微細化や大規模化，高機能化によって，テストはますます困難かつコストのかかるものになってきている。特に問題なのが，機能テストである。「機能テスト」は，設計した機能の正しさを確認するもので，回路を熟知している設計者がテスト・パターンを作る。そのテスト・パターンを故障シミュレーションにかけて，故障検出率を確認して，検出率が足りない場合は，パターンを追加する。
しかしLSIが大規模化するにつれて，このような機能テストでは，高い故障検出率のテスト・パターンを作成することが極めて困難となっている。たとえ作成できたとしても，膨大な時間を要して，膨大なテスト・パターンが出き上がることになり，テスト・コストの増大を招いていた。
そこで登場したのが「構造テスト」という考え方である。構造テストでは，チップを実際の使用方法通りに動かすのではなく，テスト・モード等でテストしやすい状態にして，回路のあらゆる部分に故障がないかを確認する。
構造テストを簡単に実行できるようにしたのがDFTとATPG（automatic test pattern generator）である。DFTの適用によって回路をテストしやすくし，ATPGでテスト・パターンを生成する。これで，高故障検出率のテスト・パターンを短時間で作成可能になった。
テスト・コストを削減
一般にDFT技術の適用により以下のようなメリットが得られる。まず，テスト・パターン圧縮やテスト効率化によってテスト時間が短縮して，テスト・コストが低減する。また，LSIにテスト回路を内蔵させることで，量産テスト・システムが簡素化でき，テスト・コストが低減する。
さらにテスト回路の自動挿入やテスト・パターン自動生成によってテスト開発期間が短縮して，開発コストの削減が図れる。また，故障検出率が向上して，LSIの品質も上がる。
半面，チップ面積の増大や動作速度の低下，設計制約の増加といった副作用がある。しかし得られるメリットが非常に大きく，DFTは大規模LSIでは必須の技術となっている。
マルチプレクサを追加
DFTの代表的な手法として以下の技術が挙げられる。（a）テスト・ポイントの追加，（b）スキャン・テスト，（c）BIST（built-in self test）である。このうち，(b）と（c）はそれぞれ別の用語として紹介があるので，以下では（a）のテスト・ポイントの追加を説明する。
「テスト・ポイントの追加」とは，可制御性と可観測性の悪いポイントに，テスト回路を挿入することによりテスタビリティを上げる手法を言う。例えば，テスト回路としてマルチプレクサを挿入する。これでRAMや演算器などのマクロ・ブロックを切り出して直接制御や観測が可能となり，テスタビリティが向上する。
スキャン・テスト技術を適用した回路に，テスト・ポイントを追加する場合がある。可制御性や可観測性が特に悪い個所を狙って，テスト回路を挿入する。例えばマルチプレクサを挿入してテスト・モードで信号出力する。また，ダミーのスキャン・フリップフロップを挿入して，通常のスキャン・テストと組み合わせてシフト・データとして外部端子に出力して観測性を上げる。これらのテスト・ポイントは，EDAツールでも自動挿入が可能である。
