LSIの設計自動化分野では，互換性・インタフェースの整合性確保や，設計効率の向上，設計品質の向上を目的として，各種の標準フォーマットが利用されている。以下では，利用目的ごとに標準フォーマットを分類し，それぞれを解説する。なお利用目的として，ここでは，（A）ライブラリ/IP/モデリング，（B）変換フォーマット，（C)遅延モデル，（D）消費電力，（E）検証手法，（F）トランジスタ・モデル，（G）テスト設計を選んだ。
（A）ライブラリ/IP/モデリング
LSI設計で用いるライブラリやIP（intellectual property）コア，モデリング手法に対する主な標準規格には，次の四つがある。
（A-1）ALF（Advanced Library Format：IEEE Std. 1603)
ALFは米国の標準化機関のOVI(Open Verilog International，現在はAccellera)が1996年に制定した。電気特性やレイアウトなど，LSIのセル・ライブラリ，機能ブロックに関連した情報（ビュー）の一元化を目的にALFは制定された。
ALFには，タイミング，消費電力，シグナル・インテグリティ，論理合成，テスト，およびレイアウト設計のビューがある。その後，標準化の舞台をAccellera，さらにIEEEに移した。2003年にIEEE Std. 1603として標準化された（関連ページ）。
（A-2）OMI（Open Model Interface：IEEE Std. 1499)
OMIはモデルとシミュレータのインタフェースを規定する形式として，米OMF（Open Model Forum）が策定した。設計言語に依存せず，VHDLやVerilog HDL，C言語などで書かれたコンポーネント・モデルに対するシミュレータの共通インタフェースを規定している。
この形式に沿って従って開発されたモデルは，OMI準拠シミュレータでそのまま利用できる。ハードウェア部品のIPコアの観点で見ると，プロテクトされた実行可能モデルとして配布することが可能となる。OMI仕様はIEEEに寄贈され，1998年にIEEE Std. 1499として標準化された（関連ページ）。
（A-3）OLA（Open Library Architecture）
OLAは米国の標準化機関Si2(Silicon Integration Initiative)が制定した。LSIの遅延と消費電力計算のためのAPI(application Programming Interface)である。OLAにより各種EDAツール間で，遅延・消費電力ライブラリを共有利用することが可能になる。OLAはALF（Advanced Library Format：IEEE Std. 1603）とDPCS（Delay ＆ Power Calculation System：IEEE Std. 1481)を統合することによって実現した（関連ページ）。
（A-4）IP-XACT
欧州のIPプロバイダやEDAベンダーを中核とした標準化機関の「SPIRIT（Structure for Packaging, Integrating, and Re-Using IP within Tool Flows) consortium」は，IPコア再利用によるSoC（system on a chip）設計を実現するための標準仕様としてIP-XACTを制定している。
IP-XACTは，次の二つの機能を備えている。
（i）IPメタデータ仕様：IPコアを記述するための共通XML（Extensible Markup Language）スキーマで，IPプロバイダが設計言語に依存しないIPコアの提供を可能とする。
（ii）標準API：各種EDAツールがIP-XACT仕様のIPコアを利用するためのインタフェース仕様。
SPIRITは，当初RTL（register transfer level）設計を対象に標準仕様を制定した。その後，対象を拡張し2008年にトランザクション・レベルに対応する「IP-XACT1.4」をリリースした。IP-XACTはSPIRITからIEEEに寄贈され，2008年現在で，P1685として標準化が行われている（関連ページ）。
（B）変換フォーマット
EDAツール間でLSI設計データを交換するために，各種の標準/業界標準のデータ・フォーマットが規格化されている。以下で，主要な三つを紹介する。
(B-1）EDIF（Electronic Design Interchange Format：EIA-618）
EDIFは電子設計データ交換用のフォーマットである。電子回路の回路図またはネットリストを表現する標準フォーマットとして利用されている。EDIF開発の目的は，EDAツールに依存しない共通の電子回路記述の中間フォーマットを実現することだった。初版となる「EDIF 1 0 0」は1985年にリリースされた。
その後，改良が重ねられ1993年に「EDIF 3 0 0」がリリースされ，米国の業界機関である「EIA（Electronic Industries Alliance）」で「EIA-618」として標準化された。さらに1996年にはプリント基板に対応する「EDIF 4 0 0」がリリースされている（関連ページ）。
（B-2）GDS II（Graphic Data System 2）
GDS IIはLSIレイアウト設計データのデファクト標準フォーマットとして業界で広く利用されている。具体的には，LSIレイアウト設計データをレイヤ数，データ型，テキスト情報などで表現するバイナリのフォーマットである。GDS IIは米Calma Co.が独自に開発し，その後いくつかの企業買収を経て，現在は米Cadence Design Systems, Inc.が知的財産権を保有する（関連ページ）。
（3）OASIS（Open Artwork System Interchange Standard：SEMI Std. P39-0304）
OASISもLSIレイアウト設計データのフォーマットである。LSIの大規模化と半導体製造技術の微細化に伴って，露光の解像度を増加させる技術である「RET（resolution enhancement technology）」を適用することが当たり前になってきた。これに伴い，LSIのレイアウト設計のデータ規模は増加の一途をたどり，既存の業界標準フォーマットの「GDS II」が限界を迎えつつある。それに代わり，大規模なレイアウト・データを効率的に扱えるフォーマットとして，OASISが登場した。
OASISは，国際的な半導体工業会のSEMI（Semiconductor Equipment and Materials International)が，タスク・フォースを組織して開発され，2004年にリリースした。OASISを用いることにより，GDS IIと比較してレイアウト設計の情報が10分の1以下のデータ量で表現できる（関連ページ）。
（C）遅延モデル
遅延モデルは以下の二つを紹介する。
（C-1）SDF（Standard Delay Format：IEEE Std. 1497）
SDFはCadenceが開発した。LSI設計における遅延データの表現方法を規定している。1993年にOVIがSDFの第2版を制定して，デファクト標準としての地位を確立した。その後，1995年に第3版が制定された。1996年からIEEEで標準化のためのワーキング・グループが発足し，2001年にIEEE Std. 1497として標準化された（関連ページ）。
（C-2）DPCS（Delay ＆ Power Calculation System：IEEE Std. 1481)
DPCSは，米IBM Corp.が提供したDCL（Delay Calculation Language)のAPIと，Synopsysが提供したPDEF（Physical Design Exchange Format）やCadenceのSPEF（Standard Parasitic Exchange Format）からなる。PDEFとSPEFはOVIが標準化を進めてきたが，その後，IEEE Std. 1481として標準化された（関連ページ）。
（D）消費電力
LSIの低消費電力化に対する要求が高まる中で，大手EDAベンダーを中心に二つの低消費電力設計用フォーマット（パワー・フォーマット）が提案されている。両者の統合にはユーザーが強い期待を寄せているが，並立しているのが現状である。両フォーマットとも，アーキテクチャ仕様から実装設計までの全設計工程を対象に，多電源設計や多モード設計など，低消費電力設計のための機能を備える。
（D-1）CPF（Common Power Format）
CPFはCadenceを中心とする組織のPFI「Power Format Initiative」が仕様を策定した。2006年にその資産がSi2のLPC（Low Power Coalition）に寄贈され，そこで標準化活動が続いている。Si2は2007年に「CPF 1.0」を公開し，さらに2008年に設計インテント(設計意図)情報もカバーする「CPF1.1」をリリースした（関連ページ）。
（D-2）UPF（Unified Power Format：IEEE P1801）
UPFはAccelleraが策定した。Accelleraは2006年に低消費電力設計のための技術分科会を立ち上げて，2007年に「UPF 1.0」をAccellera標準に認定した。同時にAccelleraはIEEEにUPFを寄贈したことにより，2008年現在，IEEEのワーキング・グループでP1801として標準化が行われている（関連ページ）。
（E）検証手法
検証に関しては，次の五つを紹介する。
（E-1）PSL（Property Specification Language：IEEE Std. 1850)
Accelleraが策定したプロパティ記述言語である。2004年よりIEEEがP1850として標準化を開始し，2005年にIEEE Std. 1850として標準化された。IBMが開発した「Sugar」という言語をベースとしている。論理式記述にVerilog HDLやVHDLの構文を使える（関連ページ）。
（E-2）e言語(IEEE Std. 1647)
2005年にIEEEで標準化された検証言語である。最新版はIEEE Std 1647-2008。もともとは米Verisity Ltd.（現在はCadence）が開発した。検証のために時相論理（temporal logic）を取り入れた言語である（関連ページ）。
（E-3）OVL（Open Verification Library）
AccelleraのOVL Committeeが標準化を担当するアサーションのチェッカ・ライブラリである。現在，OVLには，Verilog HDL版, VHDL版, SystemVerilog版, およびPSL版がある。2008年現在，最新の規格は「OVL V2.3」となっている（関連ページ）。
（E-4）VMM（Verification Methodology Manual for SystemVerilog）
Synopsysと英ARM Ltd.が共同開発したSystemVerilogをベースにした検証手法である。再利用可能な検証環境の構築を容易化するクラス・ライブラリなどからなる。2008年に，Accelleraの「VIP TSC（Verification Intellectual Property Technical Sub Committee）」に寄贈され，「Apache License, Version 2.0モデル」の下で公開された（関連ページ）。
(E-5）OVM（Open Verification Manual）
米Mentor Graphics Corp.の検証手法「AVM：Advanced Verification Methodology」とCadenceの検証手法「URM：Universal Reuse Methodology」を統合する形でまとめられた，SystemVerilogをベースにした検証手法である。再利用可能な検証環境の構築を容易化するクラス・ライブラリなどからなる。「Apache License, Version 2.0モデル」の下で公開された（関連ページ）。
（F）トランジスタ・モデル
LSIの回路シミュレーションでは，トランジスタの電気特性を表現するトランジスタ・モデルが用いられている。米国の標準化機関GEIA（Government Electronics and Information Technology Association）傘下のCMC（Compact Model Council）がトランジスタ・モデルの標準化を担当する。CMCは標準モデルを選定するとともに，モデル開発を行う大学へ資金援助して継続的にモデルを改善している（関連ページ）。以下で最近話題の三つのトランジスタ・モデルを紹介する。
（F-1）BSIM（Berkeley Short-channel IGFET Model）
米University of Californai, Bekeley校が開発したモデルで，1997年にCMCで標準化された。トランジスタの電気特性を決めるVth（しきい値電圧）ベースの基本電流式を元にして，動作領域ごとのモデル式を導出する。境界領域間は近似式で接続する。LSIの微細化とともにBSIMモデルは改良が続けられ，2008年現在は「BSIM3」や「BSIM4」が利用されている（関連ページ）。
（F-2）HiSIM（Hiroshima University-STARC IGFET Model）
広島大学と半導体理工学研究センター(STARC)の共同研究により開発されたモデル。トランジスタの電気特性をチャネル内の表面ポテンシャルをもとに算出する。HiSIMは半導体物理現象に忠実なモデルで，DCモデル・パラメータを合わせ込むと，雑音特性や高周波歪などの特性をモデル内で自動的に表現できる。
BSIMがLSIの微細化に伴ってビニング(binning)と呼ばれる，つなぎ合わせたモデル・パラメータを使用するのに対して，HiSIMは1種類のモデル・パラメータでトランジスタの全動作領域を表現できる。HiSIMには，微細なMOS FETの基本モデルに加えて，高圧トランジスタ向けの「HiSIM_HV（High Voltage）」, SOI（silicon on insulator）基板上のトランジスタ向けの「HiSIM-SOI」, ダブル・ゲートのトランジスタ向けの「HiSIM-DG（Double Gate）」なども開発されている（関連ページ）。
（F-3）PSP（Penn State-Philips model）
PSPは米Pennsylvania State Universityの「SPモデル」とオランダKoninklijke Philips Electronics N.V.の研究所（Philips Research）の「MOS Model 11」を統合して開発された。その後，米Arizona State UniversityとオランダNXP Semiconductor N.V.が開発を引き継いだ。モデルは表面ポテンシャルをもとに構築され，先端世代の微細トランジスタ・モデルに求められる各種効果（特性）を表現できる。PSPは2006年にCMCにより，BSIMに代わる次世代MOSFET標準モデルに選定された（関連ページ）。
（G）テスト設計
テスト設計関連では，以下の二つを紹介する。
（G-1）JTAG（Joint Test Action Group：IEEE Std. 1149)
JTAGは，LSIやプリント基板のテスト，デバグに使う，「バウンダリ・スキャン・テスト」や「テスト・アクセス・ポート」の標準規格である。LSI内部のフリップフロップを数珠つなぎにして，内部の状態を順番に読み出す仕組み（バウンダリ・スキャン）を実現する。1990年にIEEE Std. 1149.1として標準化された（関連ページ）。
（G-2）STIL（Standard Test Interface Language：IEEE Std. 1450）
IEEEで制定された標準テスト言語である。テスト容易化設計(design for test)から，試作LSIの評価と解析，さらに量産品テストなど，LSIテストの全領域を共通フォーマットで統一的に扱うことを目指す。IEEE Std 1450.xとして，複数の従属的な標準規格がある（関連ページ）。
