A-D変換器の一種。各ケタの判定用に1ビット～1.5ビットといった低分解能のA-D変換回路を多段用意してパイプライン動作で行うことで，1クロックで複数の処理を進める。パイプラインの各ステージには，D-A変換器とサブADC（比較器）が集積されている（図）。

　パイプライン型A-D変換器では，各段で入力レベルの位置を判定する。「1」の場合はその分だけ入力レベルを差し引いた後で増幅（1ビットの場合は2倍）し，次段で次のケタの値を判定する。このため常に演算増幅が必要になる。この演算増幅の精度が悪いと，後段のA-D変換の精度が悪化するため，オペアンプと負帰還回路を用いて精度を高めている。例えばサンプル・ホールド回路と第1ステージのD-A変換器で構成される初段は，10ビット分解能であれば出力電圧の誤差の許容値が1/210以下と非常に厳しい値が求められる。

図　パイプライン型の構成
図　パイプライン型の構成（日経エレクトロニクス2006年11月6日号より抜粋）