A-D変換器の一種。多数のコンパレータ（比較器）を並列に並べてアナログの入力信号を，基準信号と一斉に比較する。一回の比較でアナログ値をデジタル値に変換することができる。並列型，並列比較型などと呼ぶ場合もある。

　コンパレータ（比較器）と，参照信号を出力する抵抗のラダー回路で構成しており，オペアンプを利用しないで構成できる。コンパレータにおいて，アナログの入力信号と参照信号の信号レベルを大小比較し，「1」または「0」を出力する。コンパレータを多数並列に並べることで，測定の分解能を高める。一般に，分解能がnビットの場合には，2n－1個のコンパレータが必要になる。また分解能に合わせて，ステップ幅の小さい参照信号を用意する必要がある。このため，分解能を高める際には，コンパレータのオフセット電圧と，抵抗の相対精度が課題となる。

　フラッシュ型A-D変換器は分解能を高めようとすると多数のコンパレータが必要となり，回路規模および消費電力が増大するという課題があった。ところがCMOSプロセスの微細化が進んだことで，ハードルが下がった。コンパレータとデジタル回路だけで実現するというシンプルな構成のため，プロセス微細化によってコンパレータの動作速度を高めることなどによって，標本化速度の高速化や広帯域化を図れる。