半導体デバイス 半導体デバイスの最新情報・トレンドを知る
 

CTFとは

シーティーエフ

大下 淳一=日経マイクロデバイス
2006/11/01 21:00
印刷用ページ

 「CTF:Charge Trap Flash」と呼ぶ新構造のNAND型フラッシュ・メモリーが注目を集めている(図1)。既存の浮遊ゲート構造に置き換わるNAND型の新構造として,韓国Samsung Electronics Co., Ltd.が実現したためである。32GビットのCTF構造のNAND型を2006年9月に開発した。CTFの導入によって,同社はNAND型の微細化を20nm世代まで持続し,容量を256Gビットまで高められるとする。

メタル・ゲートやhigh-k絶縁膜を導入

 CTFのセル材料は,メタル・ゲートや高誘電率(high-k)絶縁膜を導入した「TANOS(TaN-AlO-Nitride-Oxide-Silicon)」を使う(図1(b))。Samsungはここ数年間,CTFを浮遊ゲートの後継に位置付け,既存のNAND型と同じペースで大容量化するために多値化技術の開発に注力してきた。

 CTFの特徴は二つある。第1に,浮遊ゲートに比べて微細化しやすい。SiN膜に電荷を蓄えるために,隣接セル間の干渉が生じにくいことによる。第2に,既存のNAND型の周辺回路を変えずに済む。データ書き込みと消去に浮遊ゲートと同じファウラー・ノルドハイム(FN)トンネリング方式を採用し,印加電圧も同等にできるためである。これに対し,CTFと同様にSiN膜に電荷を蓄積する米Spansion Inc.の「MirrorBit」は,多値化せずに多ビット化できるホット・エレクトロン注入方式を取る。

 Samsungは,浮遊ゲート構造をCTF構造へ全面的に切り替えるための試金石として,40nm世代でCTF構造に移行すると見られる。今後は「CTFの量産性を評価する段階へ移る」(同社)という。(大下 淳一)

NAND型フラッシュ・メモリーの「微細化の壁」を新構造のセルで乗り越える
図1 NAND型フラッシュ・メモリーの「微細化の壁」を新構造のセルで乗り越える
(a)「CTF」の導入によって,NAND型の2倍/年の容量増大ペースを40nm世代以降も維持する。(b)CTFは,浮遊ゲート構造のセルの微細化に伴う問題を解消する。本誌2006年4月号のpp.42-49を参照。韓国Samsung Electronics Co., Ltd.のデータを基に本誌が作成。

【9月15日(火)開催】触るインタフェース(応用編)
~ウエアラブルと身体性から読み解く次世代インタフェース~


ウエアラブルデバイスで触覚情報を利用するための基礎と最新技術や、全身触覚と身体性に着目した新しい触覚インタフェースの新潮流について解説する。この分野に精通する3人の講師が、様々な研究開発例とその実装方法を紹介する。詳細は、こちら
会場:BIZ新宿 (東京・西新宿)
コメントする
コメントに関する諸注意(必ずお読みください)
※コメントの掲載は編集部がマニュアルで行っておりますので、即時には反映されません。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング