• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスマイクロデバイス用語 > LER/LWR

マイクロデバイス用語

LER/LWR

エルイーアール エルダブリューアール

  • 木村 雅秀=日経マイクロデバイス
  • 2006/02/01 20:51
  • 1/1ページ
line edge roughness / line width roughness

 製造バラつきの一種であるLER(line edge roughness) やLWR(line width roughness)を減らすための技術開発が加速している。LERとは,ゲート電極のような微細パターンの壁面に出来た凹凸の大きさを表す値である。LWRは凹凸によって生じたパターン幅のバラつきを示している。

パターン寸法を膜厚で制御

 LERやLWRの値が大きいと,トランジスタの特性が著しく劣化する。例えば,ゲート電極のLWRが大きいと,ゲート電極に沿ってゲート長がバラつく。この場合,トランジスタのオン/オフ比が劣化するほか,しきい電圧がバラつくので回路性能が低下する。このような問題は,ゲート長が30nm前後と短くなる65nmノード(hp90)以降,特に深刻化する。65nm以降のように光の波長(193nm)よりも短いピッチを解像する場合,レジスト上の光学コントラストは低下し,LERやLWRを減らすことは難しくなる。一方,ゲート長は30nmと短いので,ゲート長の相対誤差は増えてしまう。

 こうした中,従来の露光やエッチングにとらわれない手法でLERやLWRを減らす試みが出てきた。例えば,東芝はダミー・パターンの左右の壁面に薄膜を形成し,この薄膜をダミー・パターンの除去後にゲート電極などに利用する技術を開発した(図1)。ダミー・パターンは,通常の露光とエッチングで作るのでLERやLWRは大きい。しかし,壁面に形成した膜の厚さはほぼ均一にできるので,膜のLWR は小さくなる。こうした手法は過去にもあったが,今回は実際に試作したトランジスタでしきい電圧のバラつきなどを評価し,LWRとデバイス特性の関係を示した点で注目できる注)


図1●加工バラつきとデバイス特性の関係を明らかに 東芝のデータ(Kaneko, A.ほか, “Sidewall Transfer Process and Selective Gate Sidewall Spacer Formation Technology for Sub-15nm FinFET with Elevated Source/Drain Extension,” International Electron Devices Meeting Technical Digest, pp.863-866, Dec. 2005.)。


注)LWRに加えてLERも削減できる技術としては,基板に型を押し当ててパターンを転写するナノインプリント・リソグラフィ技術などが注目されている。

【技術者塾】(5/26開催)
シミュレーション要らずの熱設計・熱対策

~熱を電気回路に見立てて解析、演習で応用力アップ~


本講演を受講すると、シミュレーションに頼らない実践的な熱対策・熱設計ができるようになります。演習を通して実際に熱を解析し、熱設計への理解を深められます。現場で応用できる熱解析ツールを自分で作成できるようになります。 詳細は、こちら
日程 : 2016年5月26日
会場 : 化学会館 7F(東京・御茶ノ水)
主催 : 日経エレクトロニクス

おすすめ