three-dimensional packaging, 3D packaging

　メモリやマイコンをはじめとした複数のチップをパッケージ内で積層する実装方式のこと。SiP（system in package）を実現するために用いられる。

　従来，3次元実装はワイヤ・ボンディングを使ってチップとチップ，あるいはインターポーザを接続して実現することが多かった。ワイヤ・ボンディングは，必要な回路をすべて１チップに集積する手法よりも安価にでき，かつLSIの実装面積を縮小できるという利点がある。

　しかし，大きく2つの課題がある。1つは，上に積むチップほど寸法を小さくする必要があり，同一寸法のチップを複数個積層することが難しい点である。もう1つは、高速化が難しい点である。ワイヤ・ボンディングの配線長が長いため，インダクタンスなどが大きくなってしまう。その結果，チップ間で高速な信号のやりとりをする用途，例えば高速DRAMと論理回路の混載チップを置き換えることは難しい。

　こうした課題を持つワイヤ・ボンディングに代わるべく，幾つかの新たな3次元実装技術が提案されている。有線で接続する手法と，無線で接続する手法がある。有線で接続する手法としては，Siウエハーを貫く電極を形成する「Si貫通電極」と，バンプを介してチップの回路面を向かい合わせて接続するフリップチップ接続などがある。

　無線接続方法には，電磁結合を用いるものと静電結合を用いるものが検討されている。ただし，フリップチップ接続と静電結合は，2チップの接合に限られる。このため，これらの候補の中で最も多くのメーカーが手掛けているのがSi貫通電極である。ワイヤ・ボンディングに比べて、チップ間の配線長を劇的に短くできるので，例えば微細化に伴って増大する配線遅延時間を低減できる。