東芝から東京大学に転じた半導体技術者の活躍ぶり
かつて国内大手電機メーカーで敏腕エンジニアとしてならし，大学に転じた後も，秀でた研究成果を上げ続けている技術者が目立ち始めています。ここでは，最近の成果が著しい1人の半導体技術者を紹介します。東京大学 大学院工学系研究科 電気系工学専攻 准教授の竹内 健氏です。
竹内氏はもともと東芝のメモリ設計者でした。具体的には，東芝時代は，NANDフラッシュ・メモリの主力設計者として活躍し，半導体回路技術の国際会議「ISSCC 2006」で56nm世代の8Gビット多値NANDフラッシュ・メモリ・チップの論文発表などを行った実績があります。そして，2007年に，それまで約14年間勤めた東芝から，東京大学に転じました。その後，これまでの間に，メーカー時代とは若干視点が異なる，ユニークな研究成果を次々と上げています。
例えば，「ISSCC 2009」で発表したのが，3次元SSD（solid state drive）向けの新電源システムです（Tech-On!関連記事）。半導体メーカーの多くがNANDフラッシュ・メモリ・チップそのものの大容量化に向けた技術開発を重視する中，竹内氏は，メモリ・チップと組み合わせる電源システムに着目することで，SSDが搭載するNANDフラッシュ・メモリの消費電力を約1/3に低減できる手法を確立しました。「データ・センターへのSSDの搭載が今後本格化する方向が見えており，NANDフラッシュ・メモリにも遠くない将来，低消費電力化の要求が高まる」（竹内氏）との考えに基づいています。
竹内氏の独創的な視線の先にあるのは，半導体メモリやストレージ装置だけではありません。2009年12月に開催された半導体製造技術関連の国際会議「IEDM 2009」では，LSIの低電圧化に向けた革新的と言える技術を開発しています。同氏の研究グループが産業技術総合研究所と共同で発表した，0.5Vで駆動できるSRAM技術です。この技術は，ここのところ停滞気味だったLSIの低電圧化を一気に進展させる切り札になり得ます。論理LSIの電源電圧は，45nm世代や32nm世代においても，1.0〜1.2V程度で下げ止まっている状況です。この論理LSIの低電圧化のボトルネックになっているのが，論理LSIに混載するSRAMの低電圧化が難しいことにあります。
こうした問題の解決を狙い，東京大学などは，SRAMを構成する6個のMOS FETを強誘電体FET（Fe-FET）に置き換えました。Fe-FETは，MOS FETのゲート部に強誘電体材料を利用したトランジスタです。今回，Fe-FETを利用することで，SRAMを構成するトランジスタのVth の動作マージンを広げられることを見出しました。こうしたことが可能になったのは，書き込まれたデータが安定する方向に，Fe-FETのVthが自動調整されることにあります。「Fe-FETを利用することで，SRAMの動作すべてに都合が良いように，Vthが自動的にシフトしてくれることが分かった。この現象を見出したことが，今回の技術開発の最大のポイント」（竹内氏）と振り返ります。
Fe-FETが革新的と言えるのは，混載SRAMのみならず，論理LSIのトランジスタに適用しても大きなメリットを得られるところにあります。「プレーナ構造のトランジスタの微細化を極限まで延命する手段になる」（東京大学の竹内氏）といいます。その理由は，Fe-FETを利用することで，トランジスタのスイッチング特性を大きく改善できることにあります。この技術の詳細を含め，IEDM 2009の解説記事を日経エレクトロニクスの2010年1月11日号にまとめました（関連URL）。ご一読いただけると幸いです。
