「CMOSトランジスタの微細化は2020年ごろまでは持つだろう。だが、2030年まで行けるかどうかは疑問だ。中長期的には新しい動作原理の導入が欠かせない」――。JEITA(電子情報技術産業協会)の半導体技術ロードマップ専門委員などを務める東京大学 生産技術研究所 教授の平本俊郎氏はこう話す。
同氏は2015年1月30日に東京都内で開催されたセミナー(SPIフォーラム「3次元プロセスの壁とソリューション」、主催:セミコンダクタポータル)に登壇。先端CMOS技術のトレンドを解説した(関連記事)。
平本氏はまず、CMOSトランジスタの微細化による動作速度や消費エネルギーの改善が、2000年代を境に飽和傾向にあるとした。国際半導体技術ロードマップ(ITRS)はCMOSトランジスタのオン電流がこの先、従来の増加傾向から減少傾向に転じるという予測さえしている。ゲート長が極端に短くなる結果、ソース電極とドレイン電極の間の「直接トンネル成分が見えてくることがTCADシミュレーションで分かった」ことを反映したものという。