東芝は、電源電圧を起動時と定常時で切り換えることで低電力化を図ったD級発振回路を開発・試作した。消費電力は従来比で1/5～1/10に削減できるとする。Bluetooth Low Energyなどの低電力無線通信回路への応用を想定している。
大規模なデジタルIC（デジタル回路）では多電源は当たり前の技術で、チップ上に多数の電源ドメインがあったり、チップの動作状況に応じて電源電圧を変更することは珍しくはない。一方、特性に敏感なアナログIC（アナログ回路）では、「これまで１電源で動作させることが一般的だった」（東芝 セミコンダクター＆ストレージ社 半導体研究開発センター 先端ワイヤレス・アナログ技術開発部 主務 吉原義昭氏）。
このため、低電力化と言えば、専ら低電流化で対応してきたという。しかし、「低電流化には新しい手法がなくなってきた。そこで、今回、低電圧化を試みた」（同氏）。その対象は、D級発振回路である。この回路では、起動時にはトランジスタのしきい値電圧以上で駆動する必要があるものの、発振が開始して定常状態になれば、電源電圧をしきい値電圧以下に下げても、大きな信号振幅が取れて発振を維持できるからだ（図1）。
東芝が今回試作した回路は、一般的なLDOレギュレーターに制御機能を加えて、D級VCOと組み合わせている。LDOは起動時にはしきい値電圧以上を出力し、定常状態になったら発振を維持できる範囲でかつしきい値電圧以下の電圧を出力する。従来は、起動に必要なしきい値電圧以上の電圧でずっと駆動することが一般的だったので、今回の手法では、定常状態になったら大幅な低電力化が期待できる。
28nmのCMOS LPプロセスを使って、上述した制御機能付きLDOとD級VCOを試作した（図2）。定常状態に入ってから、LDOの出力電圧をしきい値電圧以下の225mVに下げても、2.4GHｚでの発振を続けることを確認した（図3）。消費電力は171μWで、一般的な発振回路と比べて1/5～1/10程度で消費電力で済むという。同社は、雑音特性に関しても評価した（図4）。オフセット周波数が1MHz時の位相雑音は-115.9dBc/Hzで、十分に小さいとする。
