エレクトロニクス業界のあらゆる場所で効率化が叫ばれて久しい。FPGAやICの設計では、そのためのツールとして高位合成に期待が寄せられてきた。筆者は3年前に「高位合成が普通に使うツールになった」と書いた（Tech-On!関連記事1）。
お試しや評価といったフェーズが終わり、FPGAやICの製品設計に使われて、その成果を複数の企業（部署）から聞くことができたのが、その記事を書くきっかけだった。Tech-On！ EDA Onlineで人気のトピックということもあり、その後も高位合成のことを聞く機会は多い。高位合成を導入した設計者は、さまざまな苦労を語る。未だに導入の敷居は高く、フル活用しているユーザーがそれほど多くないことが窺われる。
その理由は多岐にわたるだろう。富士通九州ネットワークテクノロジーズ（以下QNET）の山下公彰氏（第一開発統括部 第一開発部 プロフェッショナルエンジニア）が、それを上手くまとめて講演として語っていたので、以下でそのポイントを紹介する（なお、記事中には追加取材による情報などが含まれる）。同講演はカリプト・デザイン・システムズが2013年10月18日に新横浜で開いた「Calypto Users Forum 2013」で行われた（記事での報告が遅くなって恐縮である）。
同氏の講演の記事は、一度2009年に執筆している（Tech-On!関連記事2）。C言語入力の高位合成ツール「Catapult C Synthesis」（当時は米Mentor Graphics社の製品で、現在は米Calypto Design Systems社の製品）を製品設計に適用した経緯を同氏は説明した。高位合成を設計生産性の向上だけでなく、付加価値向上の手段にしたいと語っていたのが、印象に残った。
主に4つの高位合成を活用
山下氏によれば、QNETは2002年度に高位合成を初めて導入した。同ツールのEDAベンダーが開発を停止したことに伴って、QNETでの高位合成の利用も一時中断してしまった。高位合成の利用は2007年度にCatapultを導入して再開した（図1）。その後、Catapult以外のツールも導入し（Tech-On!関連記事3、同4）、製品適用事例も年々増えている。
現在、QNETでは、Catapult（C言語入力とC++入力で利用。SystemC入力は未導入）のほかに、主に3つの高位合成ツールを使っている（図2）。SystemC入力の米Cadence Design Systems社の「C-to-Silicon Compiler」（Tech-On!関連記事5）、C言語/C++/SystemC入力で米Xilinx社のFPGA設計環境「Vivado Design Suite」（同6）に備わる高位合成ツール、Bluespec SystemVerilog（BSV）入力の米Bluespec社の「Bluespec Compiler」（同7）である。最近は高位合成の製品設計への適用が増加し、すでにCatapultに関しては、投資回収したとのことだった。
