米Xilinx社は2013年12月10日（米国時間）、同社の最新アーキテクチャである「UltraScale」を採用した20nm世代のFPGA製品「Kintex UltraScale」および「Virtex UltraScale」シリーズを発表した（関連記事）。
ロジック規模が最も大きい「Virtex UltraScale XCVU440」では、5000万ASICゲートに相当する440万個のロジック・セルを搭載する。これまで同社は28nm世代FPGA「Virtex-7 2000T」において200万ロジック・セルを達成していたが、今回はその2.2倍の規模を実現した。これによって「本格的なASICの置き換えが可能になる」（同社）という。XCVU440では、Virtex-7 2000Tと同様、複数のチップをSiインターポーザ上に集積する2.5次元LSI技術を利用している。
ハイエンドのVirtex UltraScaleシリーズでは、ロジック・セル数が62万/78万/94万/125万/143万/162万個の6品種とXCVU440の計7品種を提供する。また、ミッドレンジ向けのKintex UltraScaleシリーズでは35万/42万/58万/75万/95万/116万個の6品種を市場投入する。Kintex UltraScaleの最大ロジック規模は28nm世代の「Kintex-7」に比べて約2倍に増えている。なお、高速トランシーバのピーク伝送速度はVirtex UltraScaleが32.75Gビット/秒、Kintex UltraScaleが16.3Gビット/秒である。現在サンプル品の受注を開始しており、Virtex UltraScaleについては2014年前半のデバイス出荷を予定している。
UltraScaleアーキテクチャではロジック・セル間の接続に、ASICに近い専用配線を利用するなどして高性能化、高密度化を図っている。また、用途に応じて異なる世代のプロセス技術を使い分ける点が大きな特徴である。今回発表したUltraScale製品はすべて台湾Taiwan Semiconductor Manufacturing Co., Ltd.（TSMC）の20nm世代プロセス「20SOC」で製造するが、ハイエンドのVirtex UltraScaleについては2014年にTSMCの16nm世代FinFET技術で製造する製品を出荷する予定だ。
今回のKintex UltraScaleとVirtex UltraScale、さらに今後登場する16nm世代版のVirtex UltraScaleはすべてピン互換性を持たせている。このため、ボード設計を大幅に変更しなくてもチップを交換するだけでシステムのアップグレードが可能になるという。また、今後はARMコアを搭載したFPGA「Zynq」シリーズや、ローエンド向けのFPGA「Artix」についても、UltraScaleアーキテクチャを採用した製品が出てくる可能性がある。
20nm世代FPGAのファースト・シリコンは2013年11月初めに出荷を開始した（関連記事）。記者会見では、20nm世代のKintex UltraScaleについて、initial ES（engineering sample）を用いた16.3Gビット/秒のバックプレーン伝送のデモを見せた。
