• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > Freescale、64ビット・コアを12個載せた通信プロセサICをCadenceのEDAでテープアウト

Freescale、64ビット・コアを12個載せた通信プロセサICをCadenceのEDAでテープアウト

  • 小島 郁太郎=Tech-On!編集
  • 2013/08/19 14:29
  • 1/1ページ
米Cadence Design Systems社の発表によると、米Freescale Semiconductor社がCadenceのデジタルIC向け自動レイアウト設計用EDAツール「Encounter Digital Implementation(EDI)System」の最新版を使用して、Freescaleの通信用プロセサIC「QorIQ T4240」をテープアウトした。
【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ