半導体デバイス 半導体デバイスの最新情報・トレンドを知る
 

東芝が19nm第2世代プロセスを用いたMLC NANDフラッシュを量産、夏にはTLC品も提供

木村 雅秀=日経BP半導体リサーチ
2013/05/21 19:01
印刷用ページ
19nm第2世代プロセスを用いたNANDフラッシュ・メモリ
19nm第2世代プロセスを用いたNANDフラッシュ・メモリ
[クリックすると拡大した画像が開きます]

 東芝は、19nm第2世代プロセスを用いた2ビット/セル(MLC)の64GビットNANDフラッシュ・メモリを開発し、2013年5月から量産を開始すると発表した(リリース)。

 東芝が既に量産している19nm第1世代品では、ワード線のハーフピッチ(線幅/線間隔)が19nm、ビット線のハーフピッチが26nmだった。今回の19nm第2世代品では、ワード線のハーフピッチは19nmで変わらないが、ビット線のハーフピッチが19.5nmにシュリンクされている。

 これによってメモリ・セルがより高密度になり、さらに周辺回路に工夫を加えた結果、64GビットMLC品のチップ面積を従来(19nm第1世代)の131mm2から、今回は94mm2に縮小できた。このチップ面積は現時点で「世界最小」(東芝)とする。

 また、独自に開発した高速書き込み回路方式により、MLC品としては世界最速クラスの25Mバイト/秒の書き込み速度を実現した。

 東芝では今回の19nm第2世代プロセスを採用した3ビット/セル(TLC)品の開発も行っており、2013年度第2四半期に量産を開始する予定である。スマートフォンやタブレット端末などにTLC品を展開していくという。

新型のNANDコントローラを開発

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

【9月18日(金)開催】高精細映像時代に向けた圧縮符号化技術の使いこなし方
~H.265/HEVCの基礎から拡張・応用技術とその活用における心得~


本セミナーでは高品質、高信頼、高効率に製品化するために標準化された高圧縮符号化技術、H.265/HEVCについて、その基盤となった符号化技術の進展から映像・製品特性に適切に圧縮符号化技術を使いこなす上で知っておきたい基本とH.265/HEVCの標準化、実装、製品化に向けた基礎及び拡張技術の理解と活用の勘所等について詳解します。詳細は、こちら
会場:中央大学駿河台記念館 (東京・御茶ノ水)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング