• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版
半導体デバイス 半導体デバイスの最新情報・トレンドを知る
 

東芝が19nm第2世代プロセスを用いたMLC NANDフラッシュを量産、夏にはTLC品も提供

木村 雅秀=日経BP半導体リサーチ
2013/05/21 19:01
1/2ページ
19nm第2世代プロセスを用いたNANDフラッシュ・メモリ
19nm第2世代プロセスを用いたNANDフラッシュ・メモリ
[クリックすると拡大した画像が開きます]

 東芝は、19nm第2世代プロセスを用いた2ビット/セル(MLC)の64GビットNANDフラッシュ・メモリを開発し、2013年5月から量産を開始すると発表した(リリース)。

 東芝が既に量産している19nm第1世代品では、ワード線のハーフピッチ(線幅/線間隔)が19nm、ビット線のハーフピッチが26nmだった。今回の19nm第2世代品では、ワード線のハーフピッチは19nmで変わらないが、ビット線のハーフピッチが19.5nmにシュリンクされている。

 これによってメモリ・セルがより高密度になり、さらに周辺回路に工夫を加えた結果、64GビットMLC品のチップ面積を従来(19nm第1世代)の131mm2から、今回は94mm2に縮小できた。このチップ面積は現時点で「世界最小」(東芝)とする。

 また、独自に開発した高速書き込み回路方式により、MLC品としては世界最速クラスの25Mバイト/秒の書き込み速度を実現した。

 東芝では今回の19nm第2世代プロセスを採用した3ビット/セル(TLC)品の開発も行っており、2013年度第2四半期に量産を開始する予定である。スマートフォンやタブレット端末などにTLC品を展開していくという。

新型のNANDコントローラを開発

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

【技術者塾】(2/23開催)
シグナル/パワーインテグリティーとEMC

〜高周波・低電圧設計に向けたノイズの課題と対策〜


本講座では、設計事例を基に、ノイズ対策がなぜ必要なのかを分かりやすく解説します。その上で、シグナルインテグリティー(SI)、パワーインテグリティー(PI)、EMCの基礎知識ならびにそれらがノイズ課題の解決にどのように関係しているかを、これまでの知見や経験に基づいた具体例を踏まえつつ解説を行います。 詳細は、こちら
日程 : 2016年2月23日
会場 : 化学会館
主催 : 日経エレクトロニクス
印刷用ページ

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾
  • スポーツイノベイターズオンライン

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング