• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > Cortex-A57をTSMCの16nm FinFETプロセス向けにハードニングしたのは、CadenceのEDA

Cortex-A57をTSMCの16nm FinFETプロセス向けにハードニングしたのは、CadenceのEDA

  • 小島 郁太郎=Tech-On!編集
  • 2013/04/05 20:39
  • 1/1ページ
英ARM社と米Cadence Design Systems社は、台湾TSMCの16nm FinFETプロセス向けにARMのプロセサ・コア「Cortex-A57」をハードニング(RTL→GDS-IIへの設計)した際に、CadenceのEDAツールが適用されたことを発表した。

おすすめ