ソニー・コンピュータエンタテインメント(以下、SCE)は、2013年2月に次世代据置型ゲーム機「プレイステーション 4」(以下、PS4)の概要を発表した(Tech-On!の関連記事1関連記事2)。どのような思想の下で設計したのかを、SCEでLead System Architect on PlayStation 4を務めるMark Cerny氏に聞いた。

Mark Cerney氏
Mark Cerny氏
ソニー・コンピュータエンタテインメント Lead System Architect on PlayStation 4
1964年生まれ。20歳で「マーブル マッドネス」をヒットさせ、セガ入社後は「ソニック・ザ・ヘッジホッグ」などの制作に取り組む。その後、米Universal Interactive StudiosのPresidentとして「クラッシュ・バンディクー」「ラチェット&クランク」などの制作にかかわる。2003年からSCEでハードウエアおよびソフトウエアの開発に携わる。(写真:加藤 康)

 SCEがPS4に搭載する「シングルチップ・カスタム・プロセサ」は、米Advanced Micro Devices(AMD)社のx86アーキテクチャの64ビットCPU「Jaguar」を8個と、1.84TFLOPSの演算性能を備える次世代「Radeon」GPUを集積する。なぜAMD社のプロセサを採用したのだろうか。

 Cerny氏は「技術と時期、そしてビジネスの観点から総合的に判断した結果だ」と説明する。「PS4の設計を開始したのは2008年のことだった。それ以来、多くの企業と、あらゆる技術の採用について議論してきた」(Cerny氏)という。

 x86アーキテクチャの採用は、「ゲームを開発しやすくするという面で大きく貢献した」(Cerny氏)という。「ツールチェーンや数値計算ライブラリ、マルチメディア用拡張命令を活用するソフトウエアなどが充実しているからだ。最新のベクトル演算用拡張命令などにもコンパイラがすぐに対応してくれる効果は大きい」(同)。

メモリ帯域幅のボトルネック解消を狙った

(写真:加藤 康)

 PS4のハードウエア構成を特徴付ける要素の一つが、主記憶(メイン・メモリ)である。「1台のPS4にGDDR5インタフェースの4Gビット品を16個搭載」(Cerny氏)することにより、176Gバイト/秒の帯域幅を実現した。

 パソコンの主記憶で主流のDDR3インタフェースを使わずにGDDR5インタフェースを採用したのは、「これまでの最大のボトルネックだったメモリ帯域幅の問題を解消するため」(Cerny氏)だという。コスト面や調達面では挑戦になるが、「開発者の希望が強かったため、メモリ容量も8Gバイトにした。なるべく多くのゲームを作ってもらうためにも、開発者にとって作りやすい構成にすることを重視した」(同)。