半導体デバイス 半導体デバイスの最新情報・トレンドを知る
 

モバイル機器用PoPでルネサスが新提案、SoCをパッケージ基板に内蔵してコスト低減

小島 郁太郎=Tech-On!編集
2013/02/07 18:50
印刷用ページ

 ルネサス エレクトロニクスは、モバイル機器向けPoP(package on package)で新たな取り組みを始めた。携帯電話機に代表されるモバイル機器では、信号処理の要となる半導体は2階建てのPoPとして実装されることが多い。2階部分はメモリ、1階部分はSoCである。ルネサスは1階部分のSoCを標準品(ASSP)やカスタム品(ASIC)として開発・提供している。このSoCのダイをパッケージ基板に内蔵することで、コスト削減を図る(図1)。

図1●提案するSoCダイの実装方法
SoCダイをベース・パッケージの基板に内蔵する。ルネサスのデータ。
[画像のクリックで拡大表示]
図2●現状のSoCダイの実装方法
SoCダイをベース・パッケージ基板上に置く。ルネサスのデータ。
[画像のクリックで拡大表示]
図3●小型のメモリMCPの採用で空いたスペースを有効活用
ルネサスのデータ。
[画像のクリックで拡大表示]

 同社に限らず、現在、市場に供給されている1階部分のSoCでは、パッケージ(ベース・パッケージ)の上面に2階部分のメモリ(通常は複数のダイを1パッケージに収めたMCP(multi-chip module)、以下メモリMCP)を接続するためのパッドが並んでいて、一般的なICパッケージと外観は異なっているものの、ダイの実装方法は一般のICと同じである。すなわち、SoCのダイはパッケージ基板の上に載っている(図2)。

 同社の田中英樹氏(SoC事業本部 製品設計統括部 副統括部長)によれば、この実装方法だと、メモリMCPが小型パッケージ品になった場合に、SoCのダイが邪魔をしてメモリMCPを載せるためのパッドをベース・パッケージに作れなくなってしまうことがあるという。そうなると、小面積ダイのSoCに開発し直す必要が出てくる。

 SoCのダイをベース・パッケージの基板に内蔵すれば、パッケージ上面の自由度が上がる。パッケージの配線層を変えるだけで、小型パッケージのMCPを載せられるようになる。さらに、パッケージ上面に生じたスペースに、例えば、PI(power integrity)対策用のバイパス・コンデンサを置くことができる。ボードの小型化に寄与する(図3)。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

【9月15日(火)開催】触るインタフェース(応用編)
~ウエアラブルと身体性から読み解く次世代インタフェース~


ウエアラブルデバイスで触覚情報を利用するための基礎と最新技術や、全身触覚と身体性に着目した新しい触覚インタフェースの新潮流について解説する。この分野に精通する3人の講師が、様々な研究開発例とその実装方法を紹介する。詳細は、こちら
会場:BIZ新宿 (東京・西新宿)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング