半導体回路技術の国際会議「IEEE Asian Solid-State Circuits Conference（A-SSCC） 2012」（2012年11月12日～14日に神戸で開催）において、「ノーマリーオフ・コンピューティング」をテーマにパネル・ディスカッションが行われた。「Panel Discussion 2：Challenge for Zero Stand-by Power Management- Road-map to the "Normally-Off Computing"」がそれである。

　このパネルでは、低電力化に向けてデバイス・レベルの技術開発だけに限らず、ソフトウェアまで含めたシステム階層間での技術開発協調の重要性が強調された。パネリストは7名だった(Tech-On!関連記事)。冒頭に、モデレータを務めた東京大学の中村が、趣旨説明を行った。すなわち、近年のパワー・ゲーティング技術や不揮発メモリの進展により「ノーマリーオフ・コンピューティング」の実現性が高まっているが、その具体化には課題が多い。パネルでは、システム開発者とアプリケーション開発者の立場からこの技術への期待と課題を議論したい。その後、パネリスト及び100名超の出席者の間で活発な議論があった。

　ノーマリーオフ・コンピューティングとは、エレクトロニクス・システムで待機時電力をゼロに、動作時電力を最小にするためのシステム技術である。動作時の状態から「できる限り多くの待機可能な状態を抽出」してその期間の電力をゼロにすることにより、システム電力を究極的に小さくすることが目標である。