• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版
EDA・ソフトウエア 強いLSIやボードを設計するための
 

【A-SSCC 2012】ノーマリーオフ・コンピューティング、その期待と課題を議論

中村宏=東京大学、清水徹=ルネサス エレクトロニクス
2012/11/20 14:52
1/3ページ

 半導体回路技術の国際会議「IEEE Asian Solid-State Circuits Conference(A-SSCC) 2012」(2012年11月12日~14日に神戸で開催)において、「ノーマリーオフ・コンピューティング」をテーマにパネル・ディスカッションが行われた。「Panel Discussion 2:Challenge for Zero Stand-by Power Management- Road-map to the "Normally-Off Computing"」がそれである。

 このパネルでは、低電力化に向けてデバイス・レベルの技術開発だけに限らず、ソフトウェアまで含めたシステム階層間での技術開発協調の重要性が強調された。パネリストは7名だった(Tech-On!関連記事)。冒頭に、モデレータを務めた東京大学の中村が、趣旨説明を行った。すなわち、近年のパワー・ゲーティング技術や不揮発メモリの進展により「ノーマリーオフ・コンピューティング」の実現性が高まっているが、その具体化には課題が多い。パネルでは、システム開発者とアプリケーション開発者の立場からこの技術への期待と課題を議論したい。その後、パネリスト及び100名超の出席者の間で活発な議論があった。

 ノーマリーオフ・コンピューティングとは、エレクトロニクス・システムで待機時電力をゼロに、動作時電力を最小にするためのシステム技術である。動作時の状態から「できる限り多くの待機可能な状態を抽出」してその期間の電力をゼロにすることにより、システム電力を究極的に小さくすることが目標である。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

【技術者塾】(2/23開催)
シグナル/パワーインテグリティーとEMC

〜高周波・低電圧設計に向けたノイズの課題と対策〜


本講座では、設計事例を基に、ノイズ対策がなぜ必要なのかを分かりやすく解説します。その上で、シグナルインテグリティー(SI)、パワーインテグリティー(PI)、EMCの基礎知識ならびにそれらがノイズ課題の解決にどのように関係しているかを、これまでの知見や経験に基づいた具体例を踏まえつつ解説を行います。 詳細は、こちら
日程 : 2016年2月23日
会場 : 化学会館
主催 : 日経エレクトロニクス
印刷用ページ

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾
  • スポーツイノベイターズオンライン

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング