• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > 【EDSF/ET 2012】Aldecが論理シミュレータの最新版、VHDLシミュレーション性能が20%向上

【EDSF/ET 2012】Aldecが論理シミュレータの最新版、VHDLシミュレーション性能が20%向上

  • 小島 郁太郎=Tech-On!
  • 2012/11/08 14:18
  • 1/1ページ
米Aldec社, Inc.は、論理シミュレータ「Riviera-PRO」を2012.10版に更改したと発表した。2012.10版では、安定性や性能が改善され、業界標準のSystemVerilog検証ライブラリの最新バージョンや新しい言語構造をサポートした。また、新しいデバグ・ツールの追加や他社の主要EDAツールとのインタフェースも改良された。
【技術者塾】(10/24開催)
不具合の未然防止に役立つ 組み込みソフトのモデリング

ソフトウエア技術者の設計力向上の勘所


ソフトウエア設計図(モデル)の具体例を紹介しながら基礎を解説します。「静的構造図」や「動的構造図」などを演習を通して作成。ソフトウエア技術者の設計力を高め、もっと速く楽に開発することを目指します。 詳細は、こちら
日程 : 2016年10月24日
会場 : Learning Square新橋
主催 : 日経エレクトロニクス

おすすめ