• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > TSMC、JEDEC Wide I/O Mobile DRAMインタフェースを実装する2.5次元IC基板の設計を完了

TSMC、JEDEC Wide I/O Mobile DRAMインタフェースを実装する2.5次元IC基板の設計を完了

  • 小島 郁太郎=Tech-On!
  • 2012/10/15 17:39
  • 1/1ページ
台湾TSMCは、同社の2.5次元/3次元IC基板「CoWoS(Chip on Wafer on Substrate)で大きな進展があったと発表した。具体的的には、JEDEC Solid State Technology AssociationのWide I/O mobile DRAMインタフェースを実装した2.5次元テストICの基板設計が完了した。
【技術者塾】(5/17開催)
キャパシタ応用を広げるための基礎と活用のための周辺技術


省エネルギー社会に則した機器を、キャパシタを上手に活用しながら開発するために、その原理と特長、信頼性、長寿命化、高密度化、高出力化などのセル開発の進歩とキャパシタの持つ課題と対応技術まで、実践活用に役立つ応用事例を示しながら学んでいきます。 詳細は、こちら
日程 : 2016年5月17日
会場 : BIZ新宿
主催 : 日経エレクトロニクス

おすすめ