• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > 日立の情報・通信システムグループ、40nmのASIC設計にMentorのOlympus-SoCを適用

日立の情報・通信システムグループ、40nmのASIC設計にMentorのOlympus-SoCを適用

  • 小島 郁太郎=Tech-On!
  • 2012/06/15 20:33
  • 1/1ページ
米Mentor Graphics Corp.は、日立製作所の情報・通信システムグループが、Mentorの自動配置配線ツール「Olympus-SoC」を大規模ASIC開発向けに導入したと発表した。今回、40nmで9000万ゲート設計のテープアウトに成功した。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓