• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > 【VLSI】TSMCが2.5次元LSI技術について講演、「TSVは微細化してCu体積を減らすべき」

【VLSI】TSMCが2.5次元LSI技術について講演、「TSVは微細化してCu体積を減らすべき」

  • 木村 雅秀=日経エレクトロニクス
  • 2012/06/15 02:22
  • 1/1ページ
 「2012 Symposium on VLSI Technology」のセッションT12「3D-System Integration」では、台湾TSMCがSiインターポーザを用いた独自の2.5次元LSI技術「CoWoS(Chip on Wafer on Substrate)」について講演した(関連記事)。講演タイトルは、「An ultra-thin interposer utilizing 3D TSV technology」である[講演番号:T-12.4]。
【技術者塾】(5/17開催)
キャパシタ応用を広げるための基礎と活用のための周辺技術


省エネルギー社会に則した機器を、キャパシタを上手に活用しながら開発するために、その原理と特長、信頼性、長寿命化、高密度化、高出力化などのセル開発の進歩とキャパシタの持つ課題と対応技術まで、実践活用に役立つ応用事例を示しながら学んでいきます。 詳細は、こちら
日程 : 2016年5月17日
会場 : BIZ新宿
主催 : 日経エレクトロニクス

おすすめ