• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > 【VLSI】TSMCが2.5次元LSI技術について講演、「TSVは微細化してCu体積を減らすべき」

【VLSI】TSMCが2.5次元LSI技術について講演、「TSVは微細化してCu体積を減らすべき」

  • 木村 雅秀=日経エレクトロニクス
  • 2012/06/15 02:22
  • 1/1ページ
 「2012 Symposium on VLSI Technology」のセッションT12「3D-System Integration」では、台湾TSMCがSiインターポーザを用いた独自の2.5次元LSI技術「CoWoS(Chip on Wafer on Substrate)」について講演した(関連記事)。講演タイトルは、「An ultra-thin interposer utilizing 3D TSV technology」である[講演番号:T-12.4]。

おすすめ