2007年の「IEDM」で米Intel社が発表した45nm世代high-k/メタル・ゲートは、主としてトランジスタのしきい値制御のために大変複雑な積層構造になっていたが、その設計の意図は明かされなかった。従来、しきい値は、ゲート絶縁膜直上の電極材料に支配されるとされてきたが、実際にはさらに上層からの金属の拡散や、酸素のやり取りなども複雑に絡んでくる。開発がデバイス・メーカー間の競合段階に入ると、詳細が発表されにくい傾向にあるが、今回の「2012 Symposium on VLSI Technology」のセッション4では、そのような積層構造によるしきい値制御が、すでに定着した技術として他社の発表の中で議論されており、技術の浸透が感じられた。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に!
春割キャンペーン実施中!
>>詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。