• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > 【VLSI】メタル・ゲート積層構造によるしきい値制御が技術的に浸透

【VLSI】メタル・ゲート積層構造によるしきい値制御が技術的に浸透

  • 赤坂 泰志=Tokyo Electron Taiwan
  • 2012/06/14 14:04
  • 1/1ページ
 2007年の「IEDM」で米Intel社が発表した45nm世代high-k/メタル・ゲートは、主としてトランジスタのしきい値制御のために大変複雑な積層構造になっていたが、その設計の意図は明かされなかった。従来、しきい値は、ゲート絶縁膜直上の電極材料に支配されるとされてきたが、実際にはさらに上層からの金属の拡散や、酸素のやり取りなども複雑に絡んでくる。開発がデバイス・メーカー間の競合段階に入ると、詳細が発表されにくい傾向にあるが、今回の「2012 Symposium on VLSI Technology」のセッション4では、そのような積層構造によるしきい値制御が、すでに定着した技術として他社の発表の中で議論されており、技術の浸透が感じられた。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓