• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > 【VLSI】メタル・ゲート積層構造によるしきい値制御が技術的に浸透

【VLSI】メタル・ゲート積層構造によるしきい値制御が技術的に浸透

  • 赤坂 泰志=Tokyo Electron Taiwan
  • 2012/06/14 14:04
  • 1/1ページ
 2007年の「IEDM」で米Intel社が発表した45nm世代high-k/メタル・ゲートは、主としてトランジスタのしきい値制御のために大変複雑な積層構造になっていたが、その設計の意図は明かされなかった。従来、しきい値は、ゲート絶縁膜直上の電極材料に支配されるとされてきたが、実際にはさらに上層からの金属の拡散や、酸素のやり取りなども複雑に絡んでくる。開発がデバイス・メーカー間の競合段階に入ると、詳細が発表されにくい傾向にあるが、今回の「2012 Symposium on VLSI Technology」のセッション4では、そのような積層構造によるしきい値制御が、すでに定着した技術として他社の発表の中で議論されており、技術の浸透が感じられた。
【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ