• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > Cadence、20nmプロセスに対応のインプリメンテーション設計フローを整備

Cadence、20nmプロセスに対応のインプリメンテーション設計フローを整備

  • 小島 郁太郎=Tech-On!
  • 2012/03/08 18:52
  • 1/1ページ
米Cadence Design Systems, Inc.は、20nmプロセスに対応可能なインプリメンテーション設計フロー「Cadence Encounter RTL-to-GDSII Flow」の最新版を発表した。20nmプロセスでの製造で必須とされるダブル・パターニングや、1GHzを超える高速設計、10億ゲートを超える大規模設計に対応したことが特徴である。
【技術者塾】(5/26開催)
シミュレーション要らずの熱設計・熱対策

~熱を電気回路に見立てて解析、演習で応用力アップ~


本講演を受講すると、シミュレーションに頼らない実践的な熱対策・熱設計ができるようになります。演習を通して実際に熱を解析し、熱設計への理解を深められます。現場で応用できる熱解析ツールを自分で作成できるようになります。 詳細は、こちら
日程 : 2016年5月26日
会場 : 化学会館 7F(東京・御茶ノ水)
主催 : 日経エレクトロニクス

おすすめ