CadenceとSamsungのファウンドリ部門、20nmのDFMフローを構築
米Cadence Design Systems, Inc.は、韓国Samsung Electronics Co., Ltd.のファウンドリ事業部門（Samsung Foundry）と協業して、DFM（design for manufacturability）フローを構築したと発表した（日本語版ニュース・リリース）。Samsung Foundryの32,28,20nmのプロセスが対象である。
設計中にDFMが考慮できる「in-design DFM」およびサインオフ品質のDFMが確保できる「サインオフDFM」に対応した設計フローだという。Cadenceのデジタル回路のインプリメンテーション設計用EDA「Encounter」、アナログ系のインプリメンテーション設計用EDA「Virtuoso」をベースに構築した。
これらのベースとなるEDAシステムに、同社のDFM関連技術/ツール、例えば、「Cadence Pattern Classification and Search」、「Cadence CMP Predictor」、「Cadence Litho Physical Analyzer」、「Cadence Yield Analyzer and Optimizer」を統合した。これで、リスクを軽減しながら、生産性、予測性、および収益性を向上させることを狙う。例えば、階層設計を行いながらパターン・マッチング手法を使用して、効果的で高精度な不良解析をシステマティックに実施することができるようになったという。
また、Cadence Pattern Classification and Searchを使うことで、歩留りを低下させるパターンを代替可能なパターン・ライブラリに容易に分類できるようになる。そして、パターン・マッチング機能と、EncounterとVirtuosoに備わる自動修正機能を使って、問題となるパターンの自動修正が可能になるという。
ニュース・リリースには、Samsung FoundryのKyu-Myung Choi氏（Senior Vice President of Infrastructure Design Center）のコメントが紹介されている。同氏によれば、Samsung FoundryとCadenceは32nmと28nmプロセスでのDFMフローの協業で成功を収め、今回そのDFMフローを20nmプロセスに拡張したという。
