• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > はんだ使わずCuバンプ同士を低温で接合、富士通研究所が3次元実装向けのチップ接続技術を参考出展

はんだ使わずCuバンプ同士を低温で接合、富士通研究所が3次元実装向けのチップ接続技術を参考出展

  • 木村 雅秀=日経エレクトロニクス
  • 2012/01/18 21:37
  • 1/1ページ
 富士通研究所は、はんだを使わずにCuバンプ同士を低温(225℃)で固相拡散させる3次元実装向けのチップ接続技術を「第13回 半導体パッケージング技術展」に参考出展した。この技術を用いてCoW(chip on wafer)接続を施した300mmウエハーも展示した。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓