「波形チェックはOK」，富士通セミコンがDDR3周りのPI解析でIBIS 5.0の適合性を評価
富士通セミコンダクターは，プリント回路基板やパッケージ基板上の各種の雑音解析に向けた「IBIS（I/O Buffer Information Specification）」モデルの最新版「Version 5.0」が，DDR3型SDRAM周りのSI（signal integrity）/PI（power integrity）解析に適用できるかどうかを評価し，その結果を発表した。この発表は，「Sigrity フォーラム 2011」（米Sigrity, Inc.とATEサービスが2011年9月16日に東京で開催）で行われた。
登壇したのは富士通セミコンの松村 宗明氏（開発・製造本部 設計共通技術統括部 第三技術部）で，講演タイトルは「IBIS5.0を用いたDDR3 SI/PI解析へのチャレンジ」だった。今回のフォーラムでは，同社から木村 吉志氏（開発・製造本部 設計共通技術統括部 第三技術部）も別途登壇して，PI解析や同解析向けのパッケージのモデル作成などについて講演している。木村氏の講演タイトルは「LSIモデルを用いたCHIP-PKG-PCB協調解析」だった。以下では，松村氏の講演，木村氏の講演の順で，講演のポイントを紹介する。
松村氏の講演タイトルにも含まれるIBISは，プリント回路基板やパッケージ基板上のSI解析の高速化に向けて開発された，LSIのI/O部の電流-電圧特性をベースにしたモデルである（IBISのホームページ）。半導体メーカーが開発用に使うSPICEのトランジスタ・レベルのネットリストのモデルに比べると詳細情報が含まれないため，解析（シミュレーション）時間が短かったり，半導体メーカーのノウハウが流出しにくいという特徴がある。一方で，IBISモデルの解析精度は，一般に低いとされている。
Version 5.0で電源モデルが加わる
IBIS Version 1.0は1993年に登場し，それを改良したIBIS Version 2.1は1995年12月にANSI/EIA-656として国際標準規格となった。その後，さまざまな拡張が図られて，最新版のIBIS Version 5.0は2008年8月に正式発表されている。Version 5.0では，SerDesのモデル用のAMI（algorithmic model interface）の追加や電源供給系のモデリング機能などで強化が図られた。例えば，IBIS 5.0では，それまでのバージョン（IBIS 4.2）にはなかった，チップI/O回路のプリバッファの駆動電流のモデル（BIRD 95仕様）やファイナル・バッファの駆動電流を補正するためのモデル（BIRD 98仕様）が含まれるようになった（図1）。これらの二つの駆動電流モデルによって，SSO（同時スイッチング出力）雑音発生時の解析精度の向上が期待できる。
