JEDECがDDR4の主要スペックを発表，当初の電圧と最大転送速度は，それぞれ+1.2Vと3.2Gビット/秒
JEDEC Solid State Technology Associationは，DDR4（Double Data Rate 4）の主要スペックを発表した（ニュース・リリース）。当初の電圧と最大転送速度は，それぞれ+1.2Vと3.2Gビット/秒に設定する。
JEDECはDDR4仕様の正式発表を2012年中ごろに予定しているが，すでに複数のDRAMメーカーが同仕様を先取りしたというDRAMチップを試作するなど，話題が先行しすぎている感がある。今回の発表によって，JEDECとしては，業界に混乱なくDDR4を正式デビューさせることを狙っているようだ。
DDR4の用途としてJEDECは，サーバーやノートPC，デスクトップPCという王道に加えて，民生機器も挙げている。こうした機器においてDDR4の採用がスムーズに進むことを考慮し，速度や電圧，アーキテクチャを策定しているとJEDECは主張する。
例えば，DDR4のVDDQは，当初，+1.2Vとし，将来の低電圧化を仕様に盛り込む。+1.2VはDDR3の+1.5V，DDR3Lの+1.35Vよりも低い。ピン当たりのデータ転送速度は，当初，1.6G〜3.2Gビット/秒に設定した。DDR4では4Gビット/秒を超える速度の噂もあるが，当初の最大速度の目標値は3.2Gビット/秒と無難な線になった模様だ。
今回の発表では性能に関するDDR4仕様として，JEDECは，DQバス上の擬似オープン・ドレイン・インタフェース，2667MHz以上の速度に向けたギアーダウン・モード，バンク・グループ，VrefDQの内部での生成，改善したトレーニング・モードを挙げた。そして，複数のバンクをグループ化できるバンク・グループに関しては，次のような説明も加えている。
すなわち，バンク・グループに対して8ビットのプリフェッチがかけられる（グループ化できるバンクは2個または4個）。これで，DDR4メモリにおいては，他のバンク・グループの動作状態に関係なく，バンク・グループごとに読み出し，書き込み，リフレッシュの動作を起こせる。こうして，メモリ・サブシステム全体の効率やバンド幅が改善できるとする。
このほかの仕様に関しては，箇条書きで紹介がある（右図参照）。例えば，データがインバートしているかどうかを表すDBI（Data Bit Invert）ビットを立てられるため，補数計算などが高速・低消費電力に実行できる。また，データバスにCRC（cyclic redundancy check）が掛けられたり，コマンド・バスとアドレス・バスをセットにしてパリティ（CA parity）を設定することが可能である。小さな消費電力でエラー耐性を向上させられるとする。さらにDLLの停止モードがあり，消費電力削減に寄与するという。
