• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > SystemVerilogベースの機能検証手法「UVM」の正式版が登場,Mentorが検証4製品での対応を表明

SystemVerilogベースの機能検証手法「UVM」の正式版が登場,Mentorが検証4製品での対応を表明

  • 小島 郁太郎=Tech-On!
  • 2011/02/23 22:21
  • 1/1ページ
EDA標準化機関の一つ米Accelleraは,傘下のVerification IP(VIP) Technical Subcommittee(TSC)が策定したSystemVerilogベースの機能検証手法である「Universal Verification Methodology (UVM) 1.0」を,Accellera標準として認証したと発表した。UVM 1.0の内容は,無償でAccelleraのWebサイトから入手できる「クラス・リファレンス・マニュアル」にまとめられている。さらに今回,オープン・ソースでSystemVerilogベースの「クラス・ライブラリ・インプリメンテーション」と「ユーザー・ガイド」も公開になった。
【技術者塾】(10/24開催)
不具合の未然防止に役立つ 組み込みソフトのモデリング

ソフトウエア技術者の設計力向上の勘所


ソフトウエア設計図(モデル)の具体例を紹介しながら基礎を解説します。「静的構造図」や「動的構造図」などを演習を通して作成。ソフトウエア技術者の設計力を高め、もっと速く楽に開発することを目指します。 詳細は、こちら
日程 : 2016年10月24日
会場 : Learning Square新橋
主催 : 日経エレクトロニクス

おすすめ