EDA・ソフトウエア 強いLSIやボードを設計するための
 

SystemVerilogベースの機能検証手法「UVM」の正式版が登場,Mentorが検証4製品での対応を表明

小島 郁太郎=Tech-On!
2011/02/23 22:21
印刷用ページ
EDA標準化機関の一つ米Accelleraは,傘下のVerification IP(VIP) Technical Subcommittee(TSC)が策定したSystemVerilogベースの機能検証手法である「Universal Verification Methodology (UVM) 1.0」を,Accellera標準として認証したと発表した。UVM 1.0の内容は,無償でAccelleraのWebサイトから入手できる「クラス・リファレンス・マニュアル」にまとめられている。さらに今回,オープン・ソースでSystemVerilogベースの「クラス・ライブラリ・インプリメンテーション」と「ユーザー・ガイド」も公開になった。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

【9月18日(金)開催】
高精細映像時代に向けた圧縮符号化技術の使いこなし方
~H.265/HEVCの基礎から拡張・応用技術とその活用における心得~


本セミナーでは高品質、高信頼、高効率に製品化するために標準化された高圧縮符号化技術、H.265/HEVCについて、その基盤となった符号化技術の進展から映像・製品特性に適切に圧縮符号化技術を使いこなす上で知っておきたい基本とH.265/HEVCの標準化、実装、製品化に向けた基礎及び拡張技術の理解と活用の勘所等について詳解します。詳細は、こちら
会場:中央大学駿河台記念館 (東京・御茶ノ水)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング